PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-161852

(43)Date of publication of application: 23.06.1995

(51)Int.CI.

H01L 21/8247 H01L 29/788 H01L 29/792 G11C 16/04 G11C 16/06

(21) Application number: 05-311732

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

13.12.1993

(72)Inventor: HEMINKU GERUTOYAN


TANAKA TOMOHARU

(54) NONVOLATILE SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To read multi-value information without changing a verify-read voltage to shorten verify-read time by performing write-verify control of a time to reach a write status which is set in each memory cell while an increase in a circuit area is restrained.

CONSTITUTION: A charge storage layer and control gates CG1 to CG8 are stacked on a semiconductor layer. In a memory cell array, memory cells which makes it possible to reload electrically a multi-value memory of a plurality of data with a threshold of over 3 are arranged in a matrix pattern. A bit line BL is charged via the memory cells and multi-value data of the memory cells are outputted to the bit line BL as the multi-value level potential. By a sense amplifier, a bit line potential on the multi-value level charged by threshold detecting means is sensed and reloaded in the memory cells if desired. In this manner, a write operation is repeated at short intervals while the degree of progress of the write status is checked.



LEGAL STATUS

[Date of request for examination]

08.12.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3181454

[Date of registration]

20.04.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-161852

(43)公開日 平成7年(1995)6月23日

(51) Int.Cl.*

識別記号

广内笼理番号

FI

技術炎示信所

HO1L 21/8247

29/788 29/792

H01L 29/78

371

G11C 17/00

308

審査制求 未請求 耐求項の数8 OL (全 19 頁) 最終頁に続く

(21)出頭番号

特圖平5-311732

(71) 出版人 000003078

株式会社東芝

神奈川県川崎市率区堀川町72番地

(22) 山瀬日

平成5年(1993)12月13日

(72)発明者 ヘミンク・ゲルトヤン

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 田中 智晴

神奈川県川崎市幸区小向東芝町1番地 株


式会社東芝研究開発センター内

(74)代程人 并稳士 鈴江 武彦

(54) 【発明の名称】 不揮発性半導体記憶装置 (57) [要約]

【目的】 ベリファイ設み出し電圧を変えることなく多値情報を読み出すことができ、ベリファイ読み出し時間 の短縮をはかり待るNANDセル型EPROMを提供す ること.

【構成】 半導体層上に浮遊ゲートと制御ゲートCG (CG 1~CG8)を秩層して構成され、電気的書き替 えを可能としたメモリセルM(M1~M8)を直列接続 してなるNANDセルをマトリクス状に配置されたメモ リセルアレイを有するEEPROMにおいて、メモリセ ルMはしきい値で3以上の複数のデータを多値記憶する ものであ り、データ読み出し時にメモリセルMに接続さ れるピット森BLを該メモリセルMを介して充電し、か つメモリセルMの多値データを多値レベルの電位として ビット線B L に出力し、充電された多値レベルのビット 線電位をセンスアンプによりセンスすることを特徴とす る.



【特許請求の範囲】

[請求項 1] 半導体層上に電荷審核層と制御ゲートを核層して構成され、電気的書き替えを可能としたメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルに接続されるビット線を該メモリセルを介して充電するしきい値検出手段と、

前記しきい値検出手段よって充電されたビット線の電位 をセンスするセンスアンブとを備え、

前記しきい値検出手段によるビット線電位は、前記メモリセルのしきい値によって決定されるよう制御される、 ことを特徴とする不揮発性半導体記憶装置。

【請求項 2】半導体層上に電荷蓄積層と制御ゲートを検 層して構成され、しきい値で3以上の複数のデータを多 値記憶する電気的書き替えを可能としたメモリセルがマ トリクス状に配置されたメモリセルアレイと、

前記メモリセルに接続されるピット線を該メモリセルを 介して充電し、かつメモリセルの多値データを多値レベ ルの電位としてピット線に出力するしきい値検出手段 ル

前記 しきい値検出手及よって充電された多値 レベルのビット線電位をセンスするセンスアンブと、

を具備してなることを特徴とする不揮発性半導体記憶装 素

【請求項 3】前記メモリセルは複数個つつ直列接続され NANDセル構造を形成し、NANDセルの一端は第1 の選択ゲートを介してビット線に接続され、NANDセ ルの他端は第2の選択ゲートを介してソース線に接続さ れ

前記しきい値検出手段は、ソース線電圧をNANDセルを介してピット線に転送させピット線を充電し、 非選択の制御ゲート電圧及び第1,2の選択ゲート電圧

非選択の制御ゲート電圧及び第1,2の選択ゲート電圧 は、選択されたメモリセルのしきい値でピット執電圧が 決定するように、非選択メモリセル及び第1,2の選択 トランジスタの電圧転送能力を十分高めるように制御さ れる。

ことを特徴とする詩求項 1又は2に記載の不揮発性半導体記憶装置。

【請求項 4】前記センスアンプとして機能し、センスした情報をメモリセルの書き込み動作状態を制御するデータとして記憶する機能を兼ね備えた複数のデータ回路

前記メモリセルアレイ中の複数のメモリセルにそれぞれ 対応する前記データ回路の内容に応じて書き込み動作を 行うための書き込み手段と

前記複数のメモリセルの書き込み動作後の状態が所望の データの記憶状態になっているか否かを確認するため前 記しきい値検出手段を用いた書き込みペリファイ手段

前記データ回路の内容とメモリセルの書き込み動作後の 状態から書き込み不十分のメモリセルに対してのみ再書 き込みを行うように、データ回路の内容を一括更新する データ回路内容一括更新手段とを備え、

対記データ回路内容・括更新手段は、ビット線電位が再書き込みデータとしてセンス/記憶されるよう、メモリセルの書き込み動作後の状態が出力されるビット線電位をデータ回路の内容に応じて修正し、ビット線電位が修正されるまではデータ回路のデータ記憶状態を保持し、修正されたビット線電位を保持したままデータ回路をセンスアンプとして動作させ、データ回路の内容の一括更新を行い、

データ回路の内容に基づく書き込み動作とデータ回路内 客一括更新を、メモリセルが所定の書き込み状態になる まで繰り返しながら行うことにより電気的にデータ書き 込みを行う。

ことを特徴とする諸求項 2記載の不揮発性半導体記憶装 置。

【詩求項 5】前記データ回路は、書き込み動作時にデータ回路に記憶されているデータに応じてメモリセルの書き込み動作状態を制御し、メモリセルの状態を所定の書き込み状態になるよう変化させるか、又はメモリセルの状態を書き込み動作前の状態に保持するか否かを制御

前記データ回路内容・括更新手段は、

メモリセルを所定の書き込み状態になるよう変化させるよう制御するデータが記憶されているデータ回路に対応するメモリセルが所定の書き込み状態に達している場合は、データ回路のデータをメモリセルのデータに変更も込みが他がの状態に降持するよう制御するデータではされているデータ回路に対応よう制御するデータが記憶されているデータ回路に対応するメモリセルが所定の書き込み状態に達していない場合は、メモリセルの状態を所定の書き込み状態に決なるよう変化させるよう制御するデータをデータ回路に設定

データ回路にメモリセルの状態を含き込み動作前の状態 に保持するよう制御するデータが記憶されている場合 は、メモリセルの状態を含き込み動作前の状態に保持す るよう制御するデータをデータ回路に設定する。 ここを特徴とする諸求項 4記載の不揮発性半導体記憶装置

【請求項 6】前記しきい値検出手段によってメモリセルの書き込み後の状態が出力されるビット線電位の中で、前記データ回路の内容がメモリセルの状態を書き込み動作前の状態に保持するよう制御するデータ回路でセンスした場合にメモリセルの状態を書き込み動作前の状態に保持するよう制御するデータとなるような補正ビット線電位に設定するビット線電位設定回路を備え、

前記データ回路内容 - 括更新のため、 しきい値検出手段 によりメモリセルの書き込み動作後の状態が出力される ビット線の電位をデータ回路の内容に応じて前記ビット 線電位設定回路によって修正する。

ことを特徴とする請求項 5記載の不揮発性半導体記憶装置。

【請求項 7】 1 つの前記メモリセルに3以上の複数の記憶データ"i" (i = "O", "1", "2", …, "n = 1") を持たせ多値記憶し、データ"O"に対応する記憶状態は消去状態である不揮発性半導体記憶装置であって、

前記データ回路は、メモリセルの状態を書き込み動作前の状態に保持するよう制御するか否かを情報として記憶する第1のデータ記憶部と、第1のデータ記憶部の情報がメモリセルの状態を書き込み動作前の状態に保持するよう制御しない情報の場合メモリセルが記憶すべき示き情報を記憶する第2のデータ記憶部と、から構成され、対記第1のデータ記憶部と、から構成され、前記第1のデータ記憶部は、前記データ回路内容・括更新のたのデータ回路の内容に応じて前記ピット線でした。しまい値検出手段によりたので、センス/記憶する機能を兼れ備える、ことを特徴とする諸求項 6記載の不揮発性半導体記憶装置。

【請求項 8】第1のデータ記憶部は、参照電圧とピット 線電圧を比較することでピット線電位をセンスする機能 を備え、

耐記データ回路内容-括更新のため、データ回路の内容に応じた参照電圧を用いて、データ回路の内容に応じて耐記ピット線電位設定回路によって修正された。しきい値快出手段によりメモリセルの書き込み動作後の状態が出力されるピット線の電位を、センス/記憶する機能を兼ね備える。

ことを特徴とする諸求項 7記載の不揮発性半導体記憶装置

.

P 1, 1 +

[発明の詳細な説明]

[0001]

【産業上の利用分野】本発明は、電気的書替え可能な不 揮発性半導体記憶装置(EEPROM)に係わり、特に 1つのメモリセルに1ビットより多い情報を記憶させる 多値記憶を行うEEPROMに関する。

[0002]

【従来の技術】EEPROMの1つとして、高集核化が可能なNANDセル型EEPROMが知られている。これは、複数のメモリセルをそれらのソース。ドレインを隣接するもの同士で共用する形で直列接続し、これを1単位としてビット線に接続するものである。メモリセルは通常、浮遊ゲート(電荷審積する。メモリセルアレイは、P型基板又はn型基板に形成されたp型ウェル内に集検形成される。NANDセルのドレイン側は選択ゲー

トを介してピット線に接続され、ソース側はやはり選択 ゲートを介して共通ソース線に接続される。メモリセル の制御ゲートは、行方向に連続的に配設されてワード線 となる。

【0003】このNANDセル型EEPROMの動作は、次の通りである。データ書き込みは、ビット執から最も離れた位置のメモリセルから順に行う。選択されたメモリセルの制御ゲートには高電圧Vpp(=20V程度)を印加し、それよりビット映像にあるメモリセルの制御ゲート及び選択ゲートには中間電圧Vppm(=10V程度)を印加し、ビット缺にはデータに応じてロV又は中間電圧Vm(=8V程度)を与える。

【0004】ビット線に0Vが与えられた時、その電位は選択メモリセルのドレインまで転送されて、電荷審検層に電子注入が生じる。これにより、選択されたメモリセルのしきい値は正方向にシフトする。この状態を例えば"1"とする。ビット線にVmが与えられた時は電子注入が実効的に起こらず、従ってしきい値は変化せず、負に止まる。この状態は消去状態で"0"とする。データ書き込みは制御ゲートを共有するメモリセルに対して同時に行われる。

【0005】 データ消去は、NANDセル内の全てのメモリセルに対して同時に行われる。即ち、全ての制御ゲートをロVとし、p型ウェルを20Vとする。このとき、選択ゲート, ビット執及びソース執も20Vにされる。これにより、全てのメモリセルで電荷審秩屋の電子のp型ウェルに放出され、しきい値は負方向にシフトする。

【0006】データ読み出しは、選択されたメモリセルの制御ゲートをロVとし、それ以外のメモリセルの制御ゲート及び選択ゲートを電源電位Vcc(例えば5V)として、選択メモリセルで電流が流れるか否かを検出することにより行われる。

【ロロロ7】読み出し動作の制約から、"1"者き込み後のしきい値はロソからVccの間に制御しなければならない。このため、書き込みペリファイが行われ、

"1"書き込み不足のメモリセルのみを検出し、"1"書き込み不足のメモリセルに対してのみ再書き込みが行われるよう再書き込みデータを設定する(ビット毎ペリファイ)。"1"書き込み不足のメモリセルは、選択された制御ゲートを例えばり、5V(ペリファイ電圧)にして読み出すこと(ペリファイ読み出し)で検出される。つまり、メモリセルのしきい値がロVに対してマージンを持って、0、5V以上になっていないと、選択メモリセルで電流が流れ、"1"書き込み不足と検出され

【0008】 "0" 書き込み状態にするメモリセルでは 当然電流が流れるため、このメモリセルが"1"書き込み不足と誤認されないよう、メモリセルを流れる電流を 補償するベリファイ回路と呼ばれる回路が設けられる。 このベリファイ回路によって高速に書き込みベリファイは実行される。

【0009】書き込み動作と書き込みベリファイを繰り返しながらデータ書き込みをすることで個々のメモリセルに対して、書き込み時間が最適化され"1"書き込み後のしきい値は0VからVccの間に制御される。

【0010】 このNAN Dセル型EEPROMで、例えば書き込み後の状態を"0","1","2"の3つにすることを考える。"0"書き込み状態はしきい値が例えばロVから(1/2)VocがらVでは、第書送込み状態はしまい値が例えばロVからい。2でまででは、制御ゲートになりファイ・では、制御ゲートになりファイ・ででは、制御ゲートになりファイ・ででは、が流れるか否がで、メモリセルのしまい値がベリファイ・ででは、制御ゲートになりでは、がで、メモリセルのしまい値がベリファイ・ででは、がでいるかを判断するため、"1","2"書き込み状態に達しているか否がを判断するためにそれでれ、プログランででは、2回チェックする必要があり、ベリファイ・では、2回チェックする必要があり、ベリファイ・ではみ出しに時間がかかるという問題があった。

【発明が解決しようとする課題】以上のように従来のNANDセル型EEPROMにおいては、メモリセルに多値情報を記憶させ、従来のベリファイ回路でピット毎ベリファイを行おうとすると、ベリファイ読み出しに時間がかかるという問題があった。

【0012】本発明は、上記の事情を考慮してなされたもので、その目的とするところは、ペリファイ読み出し電圧を変えることなく多値情報を読み出すことができ、ペリファイ読み出し時間の短額をはかり得るEEPROMを提供することにある。 【0013】

【課題を解決するための手段】本発明に係わる多値(n値)記憶NANDセル型EEPROMは、読み出し動作時のピット線電位がメモリセルのしきい値を示すと選択された対象となったにといる。これは例えば、共通ソース線を6Vと返れて共通ソーのはからでは送させる。ピット線電位がは大きいをでは、メモリセルを流れる電流とでは、メモリセルを流れる電位がは、メモリセルをでは、メモリセルをでは、メモリセルのしきい値を引いた値となる。ピット線電位が3Vであのしきい値を引いた値となる。ピット線電位が3Vであるは、メートと選択ゲートと選択ゲートと選択メモリセル或いは選択トランジスタのしきい値で決定しないよう、例えば6Vとする。

よう、例えば 6 V とする。 【 0 0 1 4】消去状態を " 0 " とし多値レベルをメモリ セルのしきい値の低い順に " 0 " , " 1 " , … , " i " , … " n ー 1 " とすると、ベリファイ読み出して は書き込みが十分か否かを全てのデータ " i " について 同時にベリファイするために、書き込みデータに応じて ビット線電位をセンスする時の基準 電位が設定される。 また、データ"ロ"書き込みの場合のように、すでに書き込み十分と検出されていればメモリセルの電流は補償され、書き込み不十分であると検出されていればメモリセルの電流は補償されないようペリファイ回路が設けられる。

【OO15】また、書き込み十分が否がをデータとして 記憶する第1のレジスタと、書き込む多値レベルが

【0016】即ち本発明は、半導体層上に電荷審核層と 制御ゲートを検層して構成され、しきい値で3以上の複 数のデータを多値記憶する電気の書き替えを可能とした メモリセルがマトリクス状に配置されたメモリセル イと、メモリセルに接続されるビット線を該メモリセル を介して充電し、かつメモリセルの多値データを多値レベルの電位としてビット線に出力するしきい値検出手のよって充電された多値レベルの発 と、しきい値検出手のよって充電された多値レベルな発 と、は、などとなって発音となった複雑を ット線電位をセンスするセンスアンプとを値えた不揮発 性半導体装置を基本構成とし、次の実施監督を特徴とする。

(1) メモリセルは複数個プロ直列接続されNANDセル構造を形成し、NANDセルの一端は第1の選択ゲートを介してビット線に接続され、NANDセルの他端は第2の選択ゲートを介してソース線に接続され、しきい値検出手段は、ソース線電圧をNANDセルを介してビット線に転送させビット線を充電し、非選択の制御れたメキリセルのしきい値でビット線電圧が決定するように、非は選択メモリセル及び第1,2の選択トランジスタの電圧転送能力を十分高のるように制御されること。

....

(2) センスアンプとして機能し、センスした情報をメモリセルの書き込み動作状態を制御するデータとして記憶する機能を推放のデータ回路と、なりを記憶を推放のデータ回路と、なりではセルタータ回路の内容に応じて書き込み動作を行うための書き込みが国のデータの記憶状態になってき込みが否がを確認すると、データ回路の内容とメモリセルの書き込みでリファ動作をの状態すると、データ回路の内容とメモリセルの書き込みでリカーが表していた。データ回路の内容とメモリセルの内容と、ボビルの書き込みで、データ回路の内容とメモリカーが表していた。

てセンス/記憶されるよう、メモリセルの書き込み動作

後の状態が出力されるビット線の電位をデータ回路の内容に応じて修正し、ビット線電位が修正されるまではデータ回路のデータ記憶状態を保持し、修正されたビット線電位を保持したままデータ回路をセンスアンプとして動作させ、データ回路の内容の一括更新を行い、データ回路内内容に基づく書き込み状態になるまで繰り返しながら行うことにより電気的にデータ書き込みを行うこと。

(3) データ回路は、書き込み動作時にデータ回路に記憶 されているデータに応じてメモリセルの書き込み動作状 態を制御し、メモリセルの状態を所定の書き込み状態に なるよう変化させるか、又はメモリセルの状態を容き込 み動作前の状態に保持するか否かを制御し、データ回路 内容・括更新手段は、メモリセルを所定の書き込み状態 になるよう変化させるよう制御するデータが記憶されて いるデータ回路に対応するメモリセルが所定の書き込み 状態に達している場合は、データ回路のデータをメモリ セルの状態を書き込み動作前の状態に保持するよう制御 するデータに変更し、メモリセルを所定の書き込み状態 になるよう変化させるよう制御するデータが記憶されて いるデータ回路に対応するメモリセルが所定の書き込み 状態に達していない場合は、メモリセルの状態を所定の 書き込み状態になるよう変化させるよう制御するデータ をデータ回路に設定し、データ回路にメモリセルの状態 を書き込み動作前の状態に保持するよう制御するデータ が記憶されている場合は、メモリセルの状態を書き込み 動作前の状態に保持するよう制御するデータをデータ回 路に設定すること。

(4) しきい値検出手段によってメモリセルの書き込み後の状態が出力されるピット線電位の中で、データ回路の内容がメモリセルの状態を書き込み動作前の状態に保持するよう制御するデータであるものに対応するピット段の電位のみを、データ回路でセンスした場合にメモリセルの状態を書き込み動作前の状態に保持するような特正ピット線電位に設定可路を備え、データ回路内容一括更新動作の、しきい値検出手段によりメモリセルの書き込み動作後の状態が出力されるピット線の電位をデータ回路の内容に応じてピット線電位設定回路によって修正するこ

(5) 1つのメモリセルに3以上の複数の記憶データ "i" (i = "0", "1", "2", …, "n - 1") を持たせ多値記憶し、データ "0"に対応する記憶状態は首去状態である不揮発性半導体記憶装置であって、データ回路は、メモリセルの状態を書き込み動作前の状態に保持するよう制御するか否かを存載として記憶がメモリセルの状態を書き込み動作前の状態に保持するよう制御しない情報の場合メモリセルが記憶すべき書き

込みデータ"i" (i=1,2,・・・,n-1)を示す情報を記憶する第2のデータ記憶部とから構成され、第1のデータ記憶部は、データ回路内容一括更新のためデータ回路の内容に応じてビット線電位設定回路によって修正された、しきい値検出手段によりメモリセルの書き込み動作後の状態が出力されるビット線の電位を、センス/記憶する機能を兼ね備えること。

(7) 第1のデータ記憶部の情報がメモリセルの状態を書き込み動作前の状態に保持するよう制御する情報をある。書き込み動作時にビット線に書き込み助作時にビット線では書き込み助作時にビット線では当時の状態を書き込み動作前の状態に保持するよりセルの状態を書き込み動作前のボステータ記憶部の情報がよう制御を書いたのでは、10 書き込みません。(1) というないでは、10 書き込みには、10 書き込みには、10 書き込みには、10 書き込みには、10 書き込みには、10 書き込みに、10 書きない、10 書きないのデータを表し、10 書きる動作時の活性で、10 書きないで、10 書きるのデータを記憶部の第2 記憶部のデータを転手を記込み数に、10 書きないで、10 書もないで、10 書きないで、10 書きないで、10 書きないで、10 書きないで、10 書きないで、10 書きないで、10 書きないで、10 書きないで、10 書きない

備えたこと。 【OO17】

【作用】本発明においては、多値データ書き込みを行った後、個々のメモリセルの書き込み状態がその所望の多値レベル状態に達しているか否かが同時に検出される。そして、所望の多値レベルに達していないメモリセルがあれば、そのメモリセルのみに再書き込みが行われるよう、所望の書き込み状態に応じて書き込み時のピット線電圧が出力される。この書き込み動作とベリファイ読み出しを繰り返し、全てのメモリセルが所望の書き込みを終了まに達していることを確認したらデータ書き込みを終了する。

【0018】このようにして本発明によれば、1回の書き込み時間を短くして、書き込み状態の進行の程度をチェックしながら小剤みに書き込み動作を繰り返すことによって、最終的にデータ書き込みが終了したメモリセルのしきい値を小さくすることを、高速に行うことができる

[0019]

【実施例】以下、本発明の実施例を図面を参照して説明

する。図1は、本発明の第1の実施例に係わるNANDセル型EEPROMのメモリセルアレイ1を示している。メモリセルアレイ1はpウェル又はp基板上に形成され、ピット袋BLに接続される選択トランジスタS1と、共通ソース線Vsに接続される選択トランジスタS2との間に、8つのメモリセルM1~M8が直列接続され1つのNANDセルを構成する。各選択トランジスタS(S1, S2)は選択ゲートSG(SG1, SG2)を有する。各メモリセルは秩層形成された浮遊ゲート(電荷審銭層)と制御ゲートCG(CG1~CG8)を

(電荷器技術)と制御リートして、して、~しては)を 有し、浮遊ゲートに審えられる電荷の量で情報を記憶す る。この審えられた電荷の量は、メモリセルのしきい値 として読み出すことができる。

【0020】本発明では、このしきい値を図2に示されるようにして読み出す。ここでは、制御ゲートCG2を有するメモリセルM2が選択されている。図2(e)に示すように電圧を各部に印加し、ピット線BLはフローティングにする。ピット線BLを前もってOVにリセットしておくと、ピット線BLは共通ソース線VsによってNANDセルを通して充電される。この充電されたピット線BLの電位が選択されたメモリセルM2のしきいもによって終BLの電台が選択されたメモリセルM2のしきに傾によってみるように、各選択ゲート。制御ゲート電圧は制御される。

【0021】この例では、選択ゲートSG1,2、制御ゲートCG1,CG3~8を6Vに、選択された制御ゲートCG2を2Vに共通ソース線Vsを6Vにする。各部の電圧波形は図2(b)に示されている。これにより2V以下のしきい値を読み出すことができ、非選択ボー1、5V以上のしきい値を記み出すことができる。ピット線BLの電位が0Vであればしきい値は2V以上、ビット線電位が3、5Vであればしきい値は1、5V以下にある。選択ゲートSG1,2、非選択制御ゲートのG1,CG3~8の電圧を十分高くすると-4Vまでのしきい値も読み出すことができる。

【0022】この場合のメモリセルのしきい値とビット 線出力電圧の関係は、図3に示すようになる。バックバイアスが0Vの場合のしきい値から計算すると実験のようになるが、実際にはビット線電圧がバックバイアスとなって1点鏡線のようにビット線出力電圧は低くなる。 以下、説明の簡略化のため断らない限りしきい値という 表現は、バックバイアスを考慮したものとする。

【0023】 消去動作によってメモリセルの浮遊ゲートから電子が放出された後、書き込みデータに従う書き込み動作によって電子が浮遊ゲートに注入される。図4は、非選択メモリセルのしきい値で読み出し時のビット線出力電圧が制限されない場合の、書き込み時間と読み出し時のビット線出力電圧の関係を示している。例えば、読み出し時の共通ソース線の電圧が3Vの場合は、読み出し時の共通ソース線の電圧が3Vの場合は深速ゲートへ電子が主入されしきい値が-1V以上にな

らないとピット線出力電圧は変化しない。共通ソース線の電圧が6 V の場合でも、非選択メモリセルのしきい値が正の値であれば、読み出し時のピット線出力電圧は制限される。

【0024】1つのメモリセルに2つの状態(データ "0", "1")を持たせる場合、例えば図5に示すように読み出し時のビット線出力電圧が3~4Vとなる状態(しきい値で約-2V~-1V)をデータ "0" (しきい値で約り~1V)をデータ "1"とすればよい。【0025】1つのメモリセルに3つの状態(例えばいっな。【0025】1つのメモリセルに3つの状態(例えばの)、"1", "2")を持たせる場合、近近テータ "0", "1", "2")を持たせる場合、近03~4、5Vとなる状態(しきい値で約-2、5V~-1、5Vとなる状態(しきい値で約-2、5以出力電圧が1、5~2、5Vとなる状態(しきい値出力電圧が0~0、5Vとなる状態(しきい値で約1、5V~2、5

【0026】図7は、本発明の第2の実施例に係わるNORセル型EEPROMのメモリセルアレイ1を示している。メモリセルアレイ1はpウェル又はp基板上に形成され、ピット線BLと共通ソース線Vsの間に、メモリセルMが1つずつ配置される。各メモリセルは核層形成された浮遊ゲートとワード線WLを有する。

【0027】このメモリセルのしきい値を図8に示されるようにして読み出す。図8(a)に示すように電圧を各部に印加し、ビット線8にはフローティングにする。ビット線8にを前もって0Vにリセットしておくと、ビット線8には共通ソース線Vsによってメモリセルを通して充電される。この充電されたビット線8にの電位は選択されたメモリセルMのしきい値で決まる。

【0028】 この例では、ワード級W Lを6 Vに、共適ソース線V s を6 Vにする。各部の電圧波形は図8 (b) に示されている。これにより、0~6 Vのしきい値を読み出すことができる。ビット線日 Lの電位が O Vであればしきい値は G V 以上、ビット線 電位が G V であればしきい値は C V 以下である。この場合のメモリセルのしきい値とビット線出力電圧の関係は、図9に示すようになる。パックバイアスが O V の場合のしきい値から計算すると実線のようになるが、実際には図3と同様に、ビット線電圧がバックバイアスとなって 1 点鎖線のようにビット線出力電圧は低くなる。

【0029】消去動作によってメモリセルの浮遊ゲートに電子が注入された後、書き込みデータに従う書き込み動作によって電子が浮遊ゲートから放出される。図10は、書き込み時間と読み出し時のビット総出力電圧の関係を示している。例えば、読み出し時の共通ソース終の電圧が3Vの場合は、浮遊ゲートから電子が放出されたまい値が3V以下になるとビット線出力電圧は変化しな

い。共通ソース線の電圧が5 V の場合でも、 しきい値が O V 以下になると読み出し時のピット線出力電圧は変化 しなくなる。

【0030】1つのメモリセルに2つの状態(データ "0", "1")を持たせる場合、例えば図11に示すように読み出し時のビット線出力電圧が1~2Vとなる状態(しきい値で約4N~5Vとする4Vとなる状態にしたが3~4Vとすればよど、とット線出力をデータ "1"とすればよど、優0031】1つのメモリセルに3つの状態(例えばしない。 【00", "1", "2")を持たせる場合、例えば回12に示すように読み出し時のビット線出力電圧が0~2に示すように読み出しきい値で約5.5Vとなる状態(しきい値で約5.5V以上)をデータ "0"(済去状態)、ビット線出力電圧が1.5~2.5Vとなる状態(しきい値で約1.5V~2.5V)をデータ "1"、ビット線出力電圧が3.5~4.5V)をデータ "1"、ビット線出力電圧が3.5~4.5V)をデータ "2"とすればよい。

【0032】図13は、本発明における第1及び第2の実施例における3値記憶式EEPROMの構成を示している。メモリセルアレイ1((a)(b))に対けして、読み出しし、書き込み時のピット線を制御するためのワード線を回路 5 では、アード線を位を下り線を開御するためのワード線をデコーダ3によって選択される。ピット線を介して入出力では、データ入出力線(10線)を介して入出力では、データ入出力等(10線)を介して入出力では、第四路 4 と読み出しデータで換回路 4 と読み出しデータで関係を介された変換を行う。入出力データ変換回路 4 と読み出して変換を行う。入出力データ変換回路 5 では、新歌のでは、で変換を行う。入出力データ変換回路 5 では、大部の多値情報を外部に出力なテータフに接続を開始するデータ入出力で制力の多値情報を外部とのデータ、出力を制御するデータ入出力に接続される。

【0033】図14は、第1の実施例におけるNAND ゼル型EEPROMのメモリセルアレイ1とビット執制 御回路2の具体的な構成を接近され、他端は共通ソースト と を接続される。選択ゲートSG1,2 と 制御ゲート SG1、2、制御ゲート SG1、2、制御ゲート SG1、2、制御ゲート SG1、2、制御ゲート CG1~8は、複数個のNAND型セルで共有され、1本の制御ゲートを共有するメモリセルMはページを構成する。メモリセルはそのしきい値V サでデータを記憶し、前記図6に示すように"0","1","2"データを記憶図6に示すように"0","1","2"データを記憶図6に示すように"0","1","2"データを記憶のようしてリセルで9通りの組み合わせができる。この内、8通りの組み合わせを用いて、2つのメモリセルで3ピット分のデータを記憶する。

【0034】この実施例では、制御ゲートを共有する隣合う2つのメモリセルの銀で3ビット分のデータを記憶する。また、メモリセルアレイ1((a)(b)) はそれぞれ専用のpウェル上に形成されている。

【0035】n チャネルMOSトランジスタ(n-ch 「r.)Qn8~10とpチャネルMOSトランジスタ(p-ch 「r.)Qn3~5、n-ch 「r. Qn11~13とp-ch 「r. Qn 5~8でそれぞれフリップ・フロップドド1。2を持た、センスプとしか作する。フリップ・2。書き込みをするか、"1"をするか、"1"をするか」、「"0"の情報を保持しているか、"1"又は"2"の情報を保持しているか、"1"又は"2"の情報を保持しているか、"1"又は"2"の情報を保持しているか、"1"と情報としてラッチする。フリップ・書き込みをするが、"2"書き込みでする。フリップ・書き込みをするか、"2"書き込みでは、「"1"を書き込みでは、「"2"とは、「"2"の情報を保持しているか、"0"又は"1"の情報を保持しているが、でご、では"1"の情報を保持しているが、でご、では、"1"の情報を保持しているが、でご、では、"1"の情報を保持しているが、でご、な情報としてラッチする。

【0036】n-ch Tr. Q n 1は、ブリチャージ信号 opa が"H"となると電圧Vaをビット森BLaに転送す る。n-ch Tr. Qn2Dは、プリチャージ信号 o pbが "H"となると奄圧Vbをビット森BLbに転送する。 n-ch fr.Qn 4~7, p-ch fr.Qp 1~2は、フリップ ・フロップFF1,FF2にラッチされているデータに 応じて、奄圧VBHa,VBMa,VBLaを選択的に ビット染B Laに転送する。n-ch Tr. Qn 14~17, p-ch Tr. 9~10は、フリップ・フロップFF1,FF 2にラッチされているデータに応じて、電圧VBHb, VBMb,VBLbを選択的にピット線BLbに転送する。n-ch Tr. Qn 2は信号ゅalが"H"となることでフ リップ・フロップFF1とビット級BLaを接続する。 n-ch Tr. Q n 3は信号φa2が"H"となることでフリッ プ・フロップFF2とピット線BLaを接続する。n-ch Tr. Q n 1 9は信号 φb1が "H" となることでフリップ ・フロップFF1とピット森BLbを接続する。n-ch T r. Q n;1 8 は信号 φ b2が "H" となることでフリップ・ フロップFF2とピット執BLbを接続する。

【0037】次に、このように構成されたEEPROMの動作を図15~17に従って説明する。図15は読み出し動作のタイミング、図15は書き込み動作のタイミングをスしている。いずれも制御ゲートCG2aが選択された場合を側に示してある。

【0038】読み出し動作は、2つの基本サイクルで実行される。読み出し第1サイクルは、まず電圧Vbが3 Vとなってダミービット袋となるビット袋BLbはブリチャージされる。また、ブリチャージ信号 o paが "L" となって選択ビット袋BLeはフローティングにされ、 は通ソース線VsaがБVとなる。続いて、選択ゲート SG1a,2a、制御ゲートCG1a,3a~8aは2 Vとされる。同時に選択された制御ゲートCG2aは2 Vにされる。選択されたメモリセルにデータ"O"が書 き込まれている場合のみ、ピット線 B Le の電圧は3 V 以上となる。

【0039】この後、フリップ・フロップ活性化信号 onl, opiがそれぞれ"L", "H"となって、フリップ・フロップ FF1 はリセットされる。信号 oal, oblが"H"となってフリップ・フロップ FF1 とピット線 B La, B L b は接続され、信号 onl, opiがそれぞれ "H", "L"となってピット線電位がセンスされ、フリップ・フロップ FF1に、「"0" データが、"1"又は"2" データか」の情報がラッチされる。

【0040】読み出し第2サイクルは読み出し第1サイクルと、ダミービット線BLbの電圧が3Vでなく1Vであること、信号のal, Фbl, Фnl, Фplのかわりに信号のa2, Фb2, Фn2が出力されることが違う。よって、読み出し第2サイクルでは、フリップ・フロップFF2に、「2"データか、"1"又は"0"データか」の情報がラッチされる。

【0041】以上説明した2つの読み出しサイクルによって、メモリセルに書き込まれたデータが読み出される。データ書き込みに先だってメモリセルのデータは消去され、メモリセルのしきい値Vtは-1.5V以下となっている。消去はアウェル、共通ソース線Vsa、選択ゲートSG1a,2aを20Vにし、制御ゲートCG1a~8aを0Vとして行われる。

【0043】 続いて、選択ゲートSG 1 a に 制御ゲート 分 CG 1 a ~ 8 a が 1 0 V 、電圧 V B H a 。 V r wが 8 . 5 V 、電圧 V B M a が 1 V となる。 "1" 書き込みの場合 。 は、フリップ・フロップ F F 2 に ノード N 3 が " L" に なるように データがラッチ されているため、ビット 線 B L a に は 電 C V B M a に より 1 V が 印 加 される。 " 2" 書き込みの場合は E V と なる。この後、選択 された 制御ゲート CG 2 a が 2 0 V と される。

CG 2 aが20Vとされる。
【0044】 "1"又は"2"書き込みの場合は、ビット線B Laと制御ゲートでG 2 aの電位差によって電子がメモリセルの電荷審検層に注入され、メモリセルのしきい値は上昇する。"1"書き込みの場合は、"2"書き込みに比較してメモリセルの電荷審検層に注入すべき電荷量を少なくしなければならないため、ビット線B

aを1Vにして制御ゲート CG 2a との電位差を19Vに揺和している。"D"書き込み時は、ピット線電圧8 Vによってメモリセルのしきい値は実効的には変わらない。

【0045】書き込み動作の終了時は、まず選択ゲートSG1s。制御ゲートCG1s~8sをOVとし、"0"書き込み時のビット録日Lsの電圧8Vは遅れてOVにリセットされる。この頂序が反転すると一時的に"2"書き込み動作の状態ができて、"0"書き込み時に間違ったデータを書いてしまうからである。

【0046】書き込み動作後に、メモリセルの書き込み 状態を確認し書き込み不足のメモリセルにのみ追加書き 込みを行うため、ペリファイ読み出しが行われる。ペリ ファイ読み出しは、読み出し第1サイクルに似ている。 違うのは、まずフリップ・フロップFF1のデータを反 転すること、電圧V bがV c c となること、信号VRF Ye, VRFY bが出力され、その時電圧VBLb, V BMbがそれぞれ2.5V, O.5Vとなることであ る。奄圧Vb, VBLb, VBMbとフリップ・フロッ プFF1,2のデータによって、ダミービット線BLb の電圧は決定される。信号VRFYa, VRFYbは、 選択ゲートSG1e, 2e、制御ゲートCG1e~8e がOVにリセットされた後で信号onl,oplがそれぞれ "L","H"なる前に出力される。言い替えると、ビ ット線BLaの電位がメモリセルのしきい値によって決 定した後で、フリップ・フロップFF1がリセットされ る前である.

【0047】フリップ・フロップFF1のデータを反転動作を説明する。まず、電圧Vbが2.5Vとなってダミービット執となるビット執BLbはプリチャージなって・セット執BLa,BLbはフローティングにされる。 はいて、信号PBaが"L"となって、ノードN1が"L"の場合のみビット執BLaは2.5V以上に充電される。その後、フリップ・フロップ活性化信号のn1,のp1がそれでも、"H"となって、フリップが明からにでは関する。信号のa1,のb1が"H"となってフリップ・フロップFF1とピット執BLbは接対され、信号のn1,のp1がそれでれ、出て、BLbは対されて自分のn1,のp1がテれた相当、"L"となってビット執電位がセンスされる。この動作によってフリップ・フロップFF1のデータは反転される。

خ ر

【0048】 次に、フリップ・フロップドド 1 にラッチされているデータ(detal)、フリップ・フロップドド2 にラッチされているデータ(deta2)と選択されたメモリセルのしきい値によって決まるデータ反射は作役のビット後日 Lの電圧を説明する。 detal を 1 "0" 書き込みか、"1"又は"2" 書き込みかりを 1 を 1 でのできるが、"2" 書き込みの場合はノードN 1 はデータ反転動作後に"H"、"1"又は"2" 書き込みの場合は

ノード N 1 はデータ反転動作後に"L"であ る。 d e t e 2 は「"1"書き込みか、"2"書き込みか」を制御 し、"1"書き込みの場合はノード N 3は"L"、 "2"書き込みの場合はノード N 3は"H"であ る。

【0050】 "1" データ書き込み後のペリファイ読み 出し動作では、信号VRFYbが"H"となってダミー ピット線BLbは2. 5Vとされる。よって、メモリセ ルが"1"書き込み状態に達していない場合、ピット線 BLaは2. 5V以上で、フリップ・フロップFF1に よってノードN1が"H"になるようにピット線BLa はセンスされ、ラッチされる両書き込みデータは、 "1"である。メモリセルが"1"書き込み状態に達し

"1"であ る。メモリセルが"1"書き込み状態に達し ている場合、ピット線BLaは2.5V以下で、フリッ ブ・フロップFF1によってノードN1が"L"になるようにピット線BLeはセンスされ、ラッチされる再書き込みデータは、"O"である。 【OO51】"2"データ書き込み後のペリファイ読み

【0051】 "2" データ書き込み後のベリファイ読み出し動作では、信号VRFYbが"H"となってダミービット執BLbは0.5Vとされる。よって、メモリセルが"2"書き込み状態に達していない場合、ビット森BLaは0.5V以上で、フリップ・フロップFF1によってノードN1が"H"になるようにビット森BLaはセンスされ、ラッチされる再書き込みデータは、

"2"である。メモリセルが"2"書き込み状態に達している場合、ビット線BLaは 0. 5 V以下で、フリップ・フロップドF 1 によってノードN 1 が"L"になるようにビット線BLaはセンスされ、ラッチされる再書き込みデータは、"0"である。このベリファイ設み出し動作によって、書き込みデータとメモリセルの書き込み状態から再書き込みデータが下記の(表 1)のように設定される。

[0052]

[表 1]

書き込みデータ	0	0	0	ı	1	2	2	2
メモリセルのデータ	0	1	2	0	1	0	1	2
再書き込みデータ	0	.0	0	1	0	2	2	0

この(表 1)から分かるように、"1"書き込み状態になるべきにもかかわらず"1"書き込み不足のメモリセルのみ再度"1"書き込みが行われ、"2"書き込み状態になるべきにもかかわらず"2"書き込み不足のメモリセルにのみ再度"2"書き込みが行われるようになっている。

【0053】書き込み動作とベリファイ読み出し動作を

繰り返し行うことによって、データ書き込みは行われ。 る。下記の(表2)に、消去、書き込み、読み出し、ペーパイ リファイ読み出し時のメモリセルアレイ各部の電位を示する。 す。

[0054] [表2]

	商法	書き込み	読み出し	ベリファイ
	·	-012-	81 ₹₹9 <i>\$</i> 82 ₹₹9 <i>\$</i>	装み出し
BLa	2 O V	8 V 1 V 0 V	"0"新祖L\$99 "2"新祖L\$95 "H" "L."	関17参照
SGla	20 V	10 V	6 Y 6 Y	6 Y
CG1 a	0 V	10 V	6 V 6 V	6 V
CG2a	0 V	20 V	2 V 2 V	2 V
CG3a	0 V	10 V	8 V 6 Y	6 V
CG4 a	0 V	10 Y	6 Y 6 Y	6 V
CG5	0 V	10 V	6 V 6 V	6 Y
CG6a	0 V	10 V	6 V 6 V	6 V
CG7a	0 V	10 V	6 V 6 V	6 V
CG8 a	0 V	10 V	8 V 6 V	6 V
SG2a	2 O V	0 V	6 V 6 V	6 V
Vsa	20 Y	0 Y	6 V 6 Y	6 V
タウェル	2 O V	0 Y	0 V 0 V	0 V

13 3

3.,

. .

【0056】n-ch 「r. Qn26~28 とp-ch 「r. Qn15~17、n-ch 「r. Qn29~31 とp-ch 「r. Qn18~20でそれぞれフリップ・フロップFF3。4を構成し、書き込み/読み出しデータをラッチする。また、センス・アンプとしても外作する。フリップ・フロップF3は、「"0"書き込みをするか、"1"又は"2"書き込みをするか」、を書き込みデータ情報としてラッチし、メモリセルが「"0"の情報を保持しているか、"1"又は"2"の情報を保持しているか」、を読み出

しデータ情報としてラッチする。フリップ・フロップF F4は、「"1"書き込みをするか、"2"書き込みを するか!、を書き込みデータ情報としてラッチし、メモ リセルが「"2"の情報を保持しているか、"0"又は "1"の情報を保持しているか」、を読み出しデータ情 報としてラッチする。

【0057】n-ch Tr.Qn 21は、プリチャージ信号φ paが"H"となると電圧Vaをピット線BLaに転送す る。n-ch Tr. Qn 3 5は、プリチャージ信号 opbが "H"となると電圧Vbをピット線BLbに転送する。 n-ch fr. Q n 24, 25、p-ch fr. 1 1~1 4は、フリ ップ・フロップFF3,FF4にラッチされているデー タに応じて、電圧VBHa,VBMa,OVを選択的に ピット執B Laに転送する。n-ch Tr. Qn 32, 33、 p-ch Tr. 21~24は、フリップ・フロップFF3, F F4にラッチされているデータに応じて、電圧VBH b, VBMb, OVを選択的にピット線BLbに転送する。n-ch fr. Qn 2 2は信号φalが "H"となることで フリップ・フロップFF3とピット森BLeを接続す る。n-ch Tr. Q n 2 3は信号 o a2が "H" となることで フリップ・フロップFF4とピット線BLs を接続す る。n-ch Tr. Qn 3 5は信号φb1が"H"となることで フリップ・フロップFF3とピット線BLBを接続す る。n-ch Tr. Q n 3 4は信号 φ b2が "H" となることで

フリップ・フロップFF4とピット線BLbを接続す

【0058】次に、このように構成されたEEPROMの動作を図19~21に従って説明する。図19は読み出し動作のタイミング、図20は書き込み動作のタイミング、図21はベリファイ読み出し動作のタイミングを示している。いずれてリード線WLaが選択された場合を例に示してある。

【0059】読み出し動作は、2つの基本サイクルで実行される。読み出し第1サイクルは、まず電圧Vbが1 Vとなってダミービット線となるビット線BLbはプリチャージされる。また、プリチャージ信号。paが"L" となって選択ビット線BLaはフローティングにされ、 共通ソース線Vsaが6Vとなる。続いて、ワード線W Laは6Vとされる。選択されたメモリセルにデータ "0"が書き込まれている場合のみ、ビット線BLaの 電圧は0.5V以下となる。

【0060】 この後、フリップ・フロップ活性化信号のnl, opiがそれぞれ"L", "H"となって、フリップ・フロップFF3はリセットされる。信号のal, oblが"H"となってフリップ・フロップFF3とピット執BLo, BLbは接続され、信号のnl, opiがそれぞれ"H", "L"となってピット執電位がセンスされ、フリップ・フロップFF3に、「"0"データか、"1"又は"2"データか」の情報がラッチされる。

【0061】読み出し第2サイクルは読み出し第1サイクルと、ダミービット練BLbの電圧が1Vでなく3Vであること、信号のal, obj, onl, oplのかわりに信号のa2, ob2, on2, op2が出力されることが違う。よって、読み出し第2サイクルでは、フリップ・フロップ下F4に、「"2"データか、"1"又は"0"データか」の情報がラッチされる。

【0062】以上説明した2つの読み出しサイクルによって、メモリセルに書き込まれたデータが読み出される。データ書き込みに先だってメモリセルのデータは消まされ、メモリセルのしきい値V+は5、5V以上となっている。ワード級Wにaを20Vにし、ビット級Bにaを0Vとして行われる。

【0063】 書き込み動作では、まずプリチャーシ信号 opaが "L"となってビット線 BL a がフローティングにされる。 続いて、信号 VR F Y B a が "L"、 P a が "H"となる。 "0" 書き込みの場合は、 フリップ・フロップ F F 3 に ノード N 5 が "H"になるように データがラッチされているため、ビット線 BL a は O V にされる。 "1"又は "2"書き込みの場合は、 ビット線 BL a は G K B H a 又は V B M a によって V c c にされ a は 電圧 V B H a 又は V B M a によって V c c にされ

【0064】続いて、電圧VBHa, Vrwが8V、電圧VBMaが7Vとなる。"1"書き込みの場合は、フリップ・フロップFF4にノードN7が"H"になるよ

うにデータがラッチされているため、ヒット線BLaには電圧VBMaにより7Vが印加される。"2"書き込みの場合はピット線BLaは8V、"0"書き込みの場合はOVとなる。この後、選択されたワート線WLaがー12Vとされる。

【0065】"1"又は"2"書き込みの場合は、ビッ -ト森 B Laとワード森W Laの電位差によって電子がメ モリセルの電荷蓄積層から放出され、メモリセルのしき い値は低下する。"1"書き込みの場合は、"2"書き 込みに比較してメモリセルの電荷審秩層から放出すべき 電荷量を少なくしなければならないため、ビット線BL ョを7Vにしてワード線W Laとの電位差を19Vに舗 和している。"O"書き込み時は、ピット線電圧OVに よってメモリセルのしきい値は実効的には変わらない。 【0066】書き込み動作後に、メモリセルの書き込み 状態を確認し書き込み不足のメモリセルにのみ追加書き 込みを行うため、ペリファイ読み出しが行われる。 ペリ ファイ読み出しは、読み出し第1サイクルに似ている。 違うのは、まずフリップ・フロップFF3のデータを反 転すること、電圧VbがDVであ ること、信号VRFY Be、VRFYBbが出力され、その時電圧VBHb、 VBM bがそれぞれ1.5V,3.5Vとなることであ る。奄圧Vb、VBHb、VBMbとフリップ・フロッ プFF3, 4のデータによって、ダミービット終日Lb の電圧は決定される。信号VRFYBa, VRFYBb は、ワード森WLaがOVにリセットされた後で信号φ ni, φpiがそれぞれ"L", "H"なる前に出力され る。言い替えると、ビット森BLaの電位がメモリセル のしきい値によって決定した後で、フリップ・フロップ FF3がリセットされる前である。

【0067】まず、フリップ・フロップドF1のデータを反転動作を説明する。まず電圧Va, VbがそれぞれVcc, 2、5Vとなってピット線BLa, BLbはプリチャージされる。また、プリチャージ信号 opa, opb おっぱ となってピット線BLaが "H"となって、プリティで、フグにされる。続いて、信号Paが "H"となって、ファードN3が "H"の場合のみピット 独BLaは2、5V、以下に放電される。その後、フリップラフロップ活性化がであった。であれ、「Un であれ、「H"となって、フリップ・フロップドF3とピッツア・フロップドF3とピッツア・フロップドF3とピッツア・カロップドF3とピップ・ロップドF3とピップ・ロップドF3とピップ・フロップドF3とピップ・ト線BLa, BLbは接続され、信号 onl, oplがそれでおいて、サールではなって、フリップ・フロップドF3のデートをなってジャートをなってジャーフロップドF3のデータは反転される。

【0068】次に、フリップ・フロップFF3にラッチされているデータ(detal)、フリップ・フロップ FF4にラッチされているデータ(deta2)と選択されたメモリセルのしきい値によって決まるデータ反転動作後のピット線BLの電圧を説明する。detalは

「"ロ"書き込みか、"1"又は"2"書き込みか」を 制御し、"O" 書き込みの場合はノードN5はデータ反 転動作後に"L"、"1"又は"2" 書き込みの場合は ノードN5はデータ反転動作後に"H" ある。d a t a 2は「"1" 舎き込みか、"2" 舎き込みか」を制御し、"1" 舎き込みの場合はノードN 7 は "H"、 2" 書き込みの場合はノードN7は"L"である。 【0069】"0"データ書き込み後のペリファイ読み 出し動作では、メモリセルの状態によらず、信号VRF YBsが"L"となることで電圧VBHs又はVBMs によってビット級B L e は "H" となる。よって、フリップ・フロップFF3によってノードNSが "H" にな るようにピット森BLaはセンスされ、ラッチされる再

書き込みデータは、"O"である。 【OO7O】"1"データ書き込み後のベリファイ読み 出し動作では、信号VRFYBbが"L"となってダミ ーピット森BLbは1. 5Vとされる。 よって、メモリ セルが"1"書き込み状態に達していない場合、ピット 終BLeは1、5V以下で、フリップ・フロップFF3 によってノードN5が"L"になるようにピット執BL eはセンスされ、ラッチされる再きき込みデータは、 "1"であ る。メモリセルが"1"書き込み状態に達し ている場合、ビット森BLeは 1、5V以上で、フリップ・フロップFF3によってノードN5が"H"になる ようにピット森BLaはセンスされ、ラッチされる再書 き込みデータは、"O"である。 【OO71】"2"データ書き込み後のベリファイ読み

出し動作では、信号VRFYBbが"L"となってダミ ーピット森BLbは3.5Vとされる。 よって、メモリ セルが"2"書き込み状態に達していない場合、ピット 森BLaは3.5V以下で、フリップ・フロップFF3 によってノードN5が"L"になるようにピット森BL eはセンスされ、ラッチされる再書き込みデータは、 "2"である。メモリセルが"2" 書き込み状態に達し ている場合、ビット執BLaは3.5V以上で、フリップ・フロップFF3によってノードN5が"H"になる ようにピット森BLeはセンスされ、ラッチされる再書 き込みデータは、"ロ"である。

【0072】 このベリファイ読み出し動作によって、書 き込みデータとメモリセルの書き込み状態から再書き込 みデータが前記(表 1)のように設定される。(表 1)から分かるように、"1"書き込み状態になるべきにもかかわらず"1"書き込み不足のメモリセルのみ再度 "1" 書き込みが行われ、"2" 書き込み状態になるべ きにもかかわらず"2" 書き込み不足のメモリセルにの み再度"2"書き込みが行われるようになっている。 【0073】 書き込み動作とペリファイ読み出し動作を 繰り返し行うことによって、データ書き込みは行われ る。下記の(表3)に、消去、書き込み、読み出し、ベ リファイ読み出し時のメモリセルアレイ各部の電位を示

S. .

[0074]

[表3]

ν<u>.</u>..

1 P

. . · 14 (

L. .

2 :3

	消去	音き込み	読み出し	ベリファイ
		-012-	\$1+175 \$29175	みみ出し
BLa	0 V	0 V 7 V 8 V	"0"新曲块的 "2"新曲块的	図21参照
WLa	20V	-12 V	6 V 6 V	6 V
Vsa	0 V	0 Y	6 V 6 V	6 Y

【0075】図22は、図14に見られるフリップ・フ ロップFF1, 2、或いは図18に見られるフリップ・ フロップFF3,4と図13に見られる入出力データ変 換回路4との間のデータ入出力を制御する回路である。 インパータ! 1とNAND回路G1でカラム・デコーダ 3を構成し、カラム 活性化信号CENBが"H"となる とアドレス信号によって選択されたデコーダ出力は "H"となり、ノードA、B、C、DはそれぞれIOA

1, IOB1, IOA2, IOB2と接続される。ノー ドA, B, C, Dは図14でそれぞれノードN1, 2, 3, 4、図18でそれぞれノードN6, 5, 8, 7であ る。ピット練BLaが選択された場合の、読み出し/書 き込みデータとIOA1,IOB1,IOA2,IOB 2の関係は、下記の(表4)の通りである。 [0076] [表 4]

書き込みデータ	101	1081	1042	1082
0	L	н	-	-
i	H	L	L	H
2	н	L	11	L

(a)

読み込みデータ	IOA1		10A2	1082
0	H	l.	Н	L
1 1	L	ŧŧ	H	l.
2	L	H	L	Ħ

(b)

[0077]

「発明の効果」以上説明したように本発明によれば、回路面核の増大を抑制しながら、しかも1つのメモリセルに3つの書き込み状態を設定し、なおかつそれぞれのメモリセルのそれぞれの書き込み状態にするまでの書き込み時間を、書き込みベリファイ制御を行うことによって独立に最適化し、最終かに書き込まれたメモリセルのしきい値分布を高速に小さい範囲に収めることを可能としたEEPROMを得ることができる。また、1つのメモリセルに2つ、あるいは4つ以上の書き込み状態を設定する場合も、本発明の主旨に従えば可能である。

【図面の簡単な説明】

【図1】第1の実施例に係わるNANDセルアレイの構成を示す図。

(図2)第1の実施例におけるNANDセルの読み出し 動作を示す図。

【図3】第1の実施例におけるメモリセルのしきい値と 読み出し時のピット線出力電圧の関係を示す図。

【図4】第1の実施例における書き込み時間と読み出し 時のビット線出力電圧の関係を示す図。

【図5】第1の実施例における1メモリセルに2値記憶させる場合の読み出し時のビット線出力電圧とデータの関係を示す図。

[図5] 第1の実施例における1メモリセルに3値記憶させる場合の読み出し時のビット線出力電圧とデータの関係を示す図。

【図7】第2の実施例に係わるNORセルアレイの構成を示す図。

【図8】第2の実施例におけるNORセルの読み出し動

作を示す図.

【図9】第2の実施例におけるメモリセルのしきい値と 読み出し時のピット線出力電圧の関係を示す図。

【図10】第2の実施例における書き込み時間と読み出し時のビット線出力電圧の関係を示す図。

【図11】第2の実施側における1メモリセルに2値記憶させる場合の読み出し時のピット線出力電圧とデータの関係を示す図。

【図 12】 第2の実施例における1メモリセルに3値記 ਇさせる場合の設み出し時のビット線出力電圧とデータ の関係を示す図。

【図13】第1、2の実施例に係わるEEPROMの構成を示すブロック図。

【図14】第1の実施例におけるメモリセルアレイとビット線制御回路の構成を示す図。

【図15】第1の実施例における読み出し動作を示すタイミング図。

・「図 16】第1の実施例における書き込み動作を示すタイミング図。

【図17】第1の実施例におけるペリファイ読み出し動作を示すタイミング図。

【図 18】第2の実施例におけるメモリセルアレイとピット線制御回路の構成を示す図。


【図19】第2の実施例における読み出し動作を示すタイミング図。


【図20】第2の実施例における書き込み動作を示すタイミング図。


[図21] 第2の実施例におけるペリファイ読み出し動作を示すタイミング図。


【図22】第1、2の実施例におけるカラム・デコーダの構成を示す図。 【符号の説明】


1…メモリセルアレイ 2…ビット執料御回路 3… カラム ・ デコーダ 4…入出カデー タ変換回路 5… データ入出力バッファ 6… ワード線駆動回路




















































[図22]














フロントページの枝き

(51)Int.CI.6 G 1 1 C 16/04 16/06

識別記号 庁内整理番号

技術表示箇所

G11C 17/00 510 A

(19)日本国特許庁 (JP)

HO1L 27/115

(12) 公開特許公報(A)

(11)特許出順公開番号

特開平8-274282

(43) 公開日 平成8年(1996) 10月18日

技術没示舊所

(51) Int.Cl.*

觀別紀号

广内整理器号 FI

HOIL 27/10

434

21/8247

29/788 29/792 29/78

371

審査請求 未請求 請求項の数12 OL (全 14 頁)

(21)出願番号

特職平7-106679

(22) 山城日

平成7年(1995)4月28日

(32) 優先日

(31) 優先權主張時号 特爾平7-15424 平7(1995)2月1日

(33) 優先權主張团

日本 (JP)

(71)出職人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 林 豊

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 山岸 万千雄

東京都品川区北品川6丁目7番35号 ソニ


一株式会社内

(74)代現人 弁視士 佐藤 勝久

(54) 【発明の名称】 不揮発性半導体メモリ装置 (57)【萎約】

【目的】ウィンドウの小さい不揮発性多値メモリの記憶 保持特性、書換え回数、および実質的収率を向上させる ことが可能な不揮発性半導体メモリ装置を実現する。

【構成】多値を記憶可能な多値記憶セル2と、それぞれ が多値記憶セル2の異なる記憶値を記憶可能な当該多値 記憶セルの記憶多値数に応じた数のレファレンスセル1 5 a , 1 5 b , 1 5 c , 1 5 d , … と、多値記憶セル2 のデータ読み出し時に、複数のレファレンスセル1 5 a, 16b, 16c, 16d, …のうちの少なくとも2 セルからの電流出力の中間値を発生させる中間値発生回 路30と、中間値発生回路30の出力と多値記憶セル2 の出力とを比較することにより、当該多値記憶セル2に 記憶されている値を判定する比較判定回路32とを設け



【特許請求の範囲】

【請求項 1】 少なくとも3値を記憶可能な多値記憶セ ルと

それぞれが前記多値記憶セルの異なる記憶値を記憶可能 な当該多値記憶セルの記憶多値数に応じた数のレファレ ンスセルと.

前記多値記憶 セルのデータ読み出し時に、前記複数の レ ファレンスセルのうちの少なくとも2セルからの電流出 力の中間値またはそのK倍を発生させる中間値発生回路

前記中間値発生回路の出力と前記多値記憶 セルの出力ま たはそのK倍とを比較することにより、当該多値記憶を ルに記憶されている値を判定する比較判定回路と を有 する不揮発性半導体メモリ装置。

【請求項 2】 前記複数のレファレンスセルは、所定数 の多値記憶セル毎に設けられている詰求項 1に記載の不 揮発性半導体メモリ装置。

【請求項 3】 前記複数のレファレンスセルへのレファ レンスデータの書き込みは、所定数の多値記憶セルにデ ータが書き込まれるとほぼ同時に行われる詩求項 1また は請求項 2に記載の不揮発性半導体メモリ装置。

【請求項 4】 前記複数のレファレンスセルと多値記憶 セルとは同一のワード森に接続されている詩求項 1、2 または3に記載の不揮発性半導体メモリ装置。

【請求項 5】 前記多値記憶セルは、電荷の蓄積量の増 滅ないしは極性の反転が可能なトランジスタにより構成 され、前記レファレンスセルは、前記多値記憶セルを構 成するトランジスタの厚さ方向と時間-の厚さ方向の構 造を有するトランジスタにより構成されている請求項 1、2、3または4記載の不揮発性半導体メモリ装置。

【請求項 6】 前記メモリセルを構成するトランジスタ およびレファレンスセルを構成するトランジスタは、電 荷の善稜が可能なフローティングゲートを有するトラン ジスタ、電荷トラップ機能を持つ絶縁膜を有するトラン ジスタ、強誘電体膜を有するトランジスタのうちのいず スペン 海海 場合版でする コーノンノスタンション・リート おかであ る詩求項 5記載の不揮発性半導体メモリ装置。 【詩求項 7】 前記中間値発生回路は、前記旗数のレフ ァレンスセルの出力線のうちの少なくとも2つを選択し て出力執に流れる電流値を加算する加算回路と、

前記加算回路の加算値の電流を受けて、加算される複数 の電流値の中間値またはそのk倍の値の電流を発生する ようにチャネル幅をチャネル長で除した値相互の関係 を、所定の比率としてあ るトランジスタとにより構成さ れている詩求項 1~6のいずれかに記載の不揮発性半導 体メモリ装置。

(請求項 8) 前記加算回路は、選択した少なくとも2つの電流値を単純加算する請求項 7に記載の不揮発性半 塩体 メモリ装置。

【請求項 9】 前記加算回路は、選択した少なくとも2 つの電流値に対する重み付け加算を行う請求項 7 に記載 の不揮発性半導体メモリ装置。

【請求項 10】 前記中間値発生回路と前記比較判定回 路とが一体となり、

前記中間値発生回路の一部を構成するトランジスタが、 前記比較判定回路を構成する差動アンプの一部のトラン ジスタを兼れている請求項 5~9のいずれかに記載の不 揮発性半導体メモリ装置。

【請求項 11】 上記加算回路の出力電流を電圧に変換

する第1の電流 - 電圧変換トランジスタと、 前記第1の電流 - 電圧変換トランジスタと、 され、前記差動アンブの一部のトランジスタを構成する 差動アンブ用第1トランジスタと、

前記多値記憶セルの出力線の信号電流を電圧に変換する

第2の電流-電圧変換トランジスタと、 前記第2の電流-電圧変換トランジスタの出力線が接続 され、前記差動アンプの一部のトランジスタを構成する 差動アンプ用第2トランジスタと、を少なくとも有し、 これら第1の電流 - 電圧変換トランジスタ、第2の電流 - 電圧変換トランジスタ、差動アンプ用第1トランジス タ、差動アンプ用第2トランジスタにおける各チャネル 幅を各チャネル長で除した値相互の関係を、所定の比率 としてあ る詩求項 7、8、9、10のいずれかに記載の 不揮発性半導体メモリ装置。

【請求項 12】 前記第1の電流 - 電圧変換トランジスタと第2の電流 - 電圧変換トランジスタと第2の電流 - 電圧変換トランジスタとの電圧変換動 作を安定させると共に、前記差動アンプの初期状態を設 定するためのトランジスタが付加してあ る詩求項 1 1に 記載の不揮発性半導体メモリ装置。

ž

5 × 5

3.18.00

17

. 4

「発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、書換え可能な不揮発性、 半遂体メモリ装置に係り、さらに詳しくは、特にウィン ドウの小さい不揮発性多値メモリの記憶保持特性、書換 え回数、および収率を実質的に向上させることが可能な 不揮発性半導体メモリ装置に関する。

[0002]

【従来の技術】不揮発性半導体メモリ装置では、選択さ れたメモリセルを構成するトランジスタのデータを読み 取るために、差動アンプが用いられている。差動アンプ では、選択されたメモリセルからの電位信号データまた は電流信号データ(以下、総称して、「信号データ」と も称する)を、基準 電位または基準 電流(以下、総称し て、「基準 データ」とも称する)と比較し、信号データ の口。1判定を行っている。たとえば、信号データが、 基準 データよりも小さい場合には、信号データをロデー 安と判定し、その逆の場合には、1データと判定する。 【0003】 萎準 データの作成方法の一例として、メモ リセルと同じ回路梯成のレファレンスセルを用いること がある.

[0004]

【発明が解決しようとする課題】ところが、従来の不捏発性半導体メモリ装置では、図11(A)に示すように、ロデータ(読み出し時にオフ)が記憶してあるメモリセルのしきい値電圧Vth0 は、トランジスタの書換え特性の劣化、記憶保持の劣化、製造ばらつきなどにより、時間の経過(グラフの損触, Logt)と共に低下してしまう場合がある。この場合、データ読み出し時のゲート電圧Vrよりも低下し、誤作動を生じるおよりも低下し、誤作動で、Vth1 は、1データ(読み出し時にオン)が記憶してあるメモリセルのしきい値電圧変化を示す。

【0005】この状態を、メモリセルからの電流につい て観察すれば、図11 (B) に示すようになる。 Oデー タが記憶してあ るメモリセルから読み出される電流 ir0 は、時間の経過と共に、増大する。なお、1チータが記 憶してあ るメモリセルから読み出される電流 i r1は、こ の例の場合には、時間の経過によらずほとんど一定であ る。メモリセルを構成するトランジスタが、フローティ ングゲートを有するトランジスタであ る場合に、 1デー タが記憶してあ るメモリセルのフローティングゲートに は、電子が注入されていない状態であ るからであ る。 【0006】一方、基準 データを作成するためのレファ レンスセルとしては、従来では、読み出し時にオンとな る(1 データが記憶してあ る)トランジスタを用い、読 み出し時の基準 電流 i rpが、 i r 1の一定割合、たとえば 約1/4程度になるように設定しているため、時間の軽 週と共に、たとえir1が変化したとしても、基準 電流 i rpは ir1の一定割合で変化するので、 1 データ検出時に は、誤作動は回避される。一方、ロデータが記憶してあ

るメモリセルから読み出される電流 i r0が変化し出して、ある時点で、萎準 電流 i rpを追い避してしまうと、誤作動するおそれがある。
【0007】特に、近年、不揮発性半導体メモリ装置の

多値化の動きが活発化してきているが、この多値記憶に あっては上述した問題はさらに深刻である。多値メモリ セルとしては、2値の場合と同様に、たとえばフローティングゲートを有するトランジスタが用いられるが、こ

の場合、しきい値電圧をさらに細かいレベルで制御する 必要があ るからであ る。

【0008】ここで、V(0,0)、V(0,1)、V(1,0)、V(1,1)の4値を記憶可能なメモリセルの1例を用いて考察すると、レベルロ~レベル3のしきい値電圧分布は、図12に示すように、レベル3(1,1)が1.5V~3V、レベル2(1,0)が3.7V~4V、レベル1(0,1)が4.6V~4.9V、レベル0(0,0)が5.6~5.9Vである。そして、多値メモリセルに書き込んだ直後のしきい値電圧の分布は、図12に示すように急峻である。【0009】この4レベルにわたってデータが記憶される多値メモリセルからのデータ読み出しは、従来、たと

えば読み出すセルのしきい値電圧とレベル1~レベル3 とを比較することにより記憶値の判定を行う。すなわち 電圧レベルでの比較によりデータの判定を行う。

【0010】ところが、製造した直後は急峻だったしきい値電圧分布も、書き込みを繰り返すうちにしきい値電圧のパラッキも大きくなり、しかも保持特性が劣化し、しきい値電圧にすれが生じることから、たとえば図10に示すように、一定読出電圧Vr11、Vr10、Vr00でセンスした場合、図中矢印で示す時間より長い記憶時間で誤動作となる。

【0011】本発明は、かかる事情に鑑みてなされたものであり、その目的は、特にウィンドウの小さい不揮発性多値メモリの記憶保持特性、書換え回数、および収率を実質的に向上させることが可能な不揮発性半導体メモリ装置を提供することにある。

[0012]

【〇〇13】前記複数のレファレンスセルは、所定数の 多値記憶セル毎に設けられる。また、前記所定数のメモ リセルと複数のレファレンスセルとは、同一のワード線 により接続することにより、これらを同時に駆動(書き 込み、ないし読み出し)することができる。ただし、ほ は同時に駆動できれば、必ずしも同一のワード線で接続 する必要はない。

【〇〇14】 前記メモリゼルおよびレファレンスセルは、電荷の毒様堂の増減ないしは極性の反転などによりデータを保持する機能を有するトランジスタであれば、特に限定されることはなく、たとえば電荷の毒核が可能なフローティングゲートを有するトランジスタ、電荷トラップ機能を持つ絶縁期を有するトランジスタ、強誘電体膜を有するトランジスタなどで構成することができ

【0015】本発明では、前記中間値発生回路は、前記 複数のレファレンスセルの出力線のうちの少なくとも2 つを選択して出力線に流れる各電流値を単純加算または 重み付け加算(加重加算)する加算回路と、前記加算回 路の加算値の電流を受けて、加算される複数の電流値の 中間値またはそのト倍の値の電流を発生するようにチャ ネル幅をチャネル長で除した値相互の関係を、所定の比率としてあ るトランジスタにより構成されている。

【0016】また、本発明では、前記中間値発生回路と 前記比較判定回路とが一体となり、前記中間値発生回路 の一部を構成するトランジスタが、前記比較判定回路を 構成する差動アンブの一部のトランジスタを兼れている ように構成することができる。この場合において、本発 明では、前記加算回路の出力電流を電圧に変換する第1 の電流・電圧変換トランジスタと、前記第1の電流・電 圧変換トランジスタの出力線が接続され、前記差動アン プの一部のトランジスタを構成する差動アンプ用第1ト ランジスタと、前記多値記憶セルの出力線の信号電流を 電圧に変換する第2の電流−電圧変換トランジスタと、 前記第2の電流 - 電圧変換トランジスタの出力線が接続 され、前記差動アンプの一部のトランジスタを構成する 差動アンプ用第2トランジスタと、を少なくとも有し、 これら第1の電流・電圧変換トランジスタ、第2の電流 - 電圧変換トランジスタ、差動アンプ用第1トランジス タ、差勢アンプ用第2トランジスタにおける各チャネル 幅を各チャネル長で除した値相互の関係を、所定の比率 とすることにより、耐記中間値またはそのを倍の値と多 値記憶セルの信号電流またはそのk倍の値との比較判定 を可能とする。

【0017】また、本発明では、前記第1の電流-電圧 変換トランジスタと第2の電流-電圧変換トランジスタ との電圧変換動作を安定させると共に、前記差動アンプ の初期状態を設定するためのトランジスタが付加してあ ることが好ましい。

[0018]

【作用】本発明に係る不揮発性半導体メモリ装置では、 レファレンスセルとして、複数配置され、これらのう ち、多値記憶セルの記憶値に対応付けされたセルにその「 記憶値が記憶される。そして、選択された多値記憶セル の読み出し時には、基準 データとして、複数のレファレ ンスセルのうちの少なくとも2セルからの電流出力の中 間値またはそのK倍が発生されて用いられる。このた め、この中間値またはそのk倍の電流は、時間の経過と 共に、多値記憶セルの読み出し時の2データまたはその k倍の間(ウィンドウ)を通るように変化する。 したが って、書換え特性の劣化あ るいは記憶保持特性の劣化な ... どによらず、多値記憶セルに記憶してあ るデータの判定 を正確に行うことができる。 また、多値記憶セルを構成 するトランジスタに製造ばらつきがあ ったとしても、レ ファレンスセルを構成するトランジスタにも同様な製造 ばらつきがあ ると考えられ、また、比較判定回路の基準 となる基準 データは、上述した理由により、ウィンドウ では、 間に位置するので、 特果としては、データの読み出しの 正確性が損なわれることはない。したがって、不揮発性 半媒体メモリ装置の収率も向上する。 [0019]

13

 $\overline{C}(\omega_{0})$

【実施例】以下、本発明に係る不揮発性半導体メモリ装置を、図面に示す実施例に基づき、詳細に説明する。図 1 は本発明の一実施例に係る不揮発性半導体メモリ装置の概略構成図である。

【0020】図1に示すように、本実施例の不揮発性半 モリセル2は、本実施例では、フローティングゲートを 有するトランジスタで構成される。 フローティングゲートを有するトランジスタでは、図2(A)に示すよう に、半導体基板3の表面領域あ るいはウェルに形成され たソース・ドレイン領域4,4間のチャネル形成領域6 上に、ゲート絶縁膜 8を介して、フローティングゲート 10、中間絶縁膜12およびコントロールゲート14が 秩磨してある。 このトランジスタでは、コントロールゲ ート14(ワード森)とソース・ドレイン領域 4, 4 (ビット染およびソース)とに印加される電圧を制御す ることにより、FN(Fowler Nordheim) 効果などを利用 して、フローティングゲート1 Oに電子を注入または引 き抜きすることにより、トランジスタのしきい値電圧を 変化させ、3値以上のデータ、たとえばV(0,0)、 V(ロ, 1)、V(1, ロ)、V(1, 1)の4値のデ - 夕の書き込み消去を行うことができる。V (O, O)、V (O, 1)、V (1, O)、V (1, 1) の4 値を記憶可能なメモリセルの場合、レベル O~レベル3 のしきい値電圧分布は、図12に示すように、レベル3 (1, 1)が1.5V~3V、レベル2(1, 0)が 3. 7 V~4 V、レベル1 (0, 1) が4. 6 V~4. 9V、レベルロ(O, O) が5. 6~5. 9Vである。 そして、多値メモリセルに書き込んだ直後のしきい値電 圧の分布は、図12に示すように急峻である。 【0021】 4値の書き込みは、たとえば、まず消去に よってしきい値電圧をレベルロ以上に動かし、次に書き 込みパイアス電圧を印加しながらフローティングゲート に電子を注入し、書き込み動作を中止しては書き込まれ た状態を読み出すことを繰り返すベリファイによって上 述した所望のしきい値電圧になった時点で終了する。 【00.22】半導体基板3として、たとえばP型の単結 品シリコンウェーハが用いられたときは、その表面領域 に、N型の単結品シリコンウェーハが用いられたときに は、その表面に形成されたP型ウェルに多値メモリセル 用トランジスタ2が形成される。ソース・ドレイン領域 4, 4は、たとえばN型の不純物領域であり、フローテ ィングゲート10およびコントロールゲート14の作製 後に、イオン注入を行うことにより形成される。 ソース ・ドレイン領域4、4は、LDD構造を有していてもよ い。ゲート絶縁膜8は、たとえば膜厚8mm程度の酸化 シリコン膜で構成される。 フローティングゲート10 は、たとえばポリシリコン層で構成される。なお、図示

省略してあ るが、フローティングゲート10の側面は、

絶縁性サイドウォールで覆われている。中間絶縁膜12は、たとえば酸化シリコン膜、あるいは0NO膜(酸化シリコン膜と変化シリコン膜との核層膜)などで構成され、その膜厚は、たとえば酸化シリコン膜換算で14nmである。コントロールゲート14は、たとえばポリシリコン膜、あるいはポリサイド膜(ポリシリコン膜とシリサイド膜との核層膜)などで構成される。

【0023】図1に示すように、本実施例では、各行の多値メモリセル2毎に、4個のレファレンスセル15 a, 16b, 16c, 16dが配置され、同一のワード線18で同時に駆動可能になっている。多値メモリセル2とレファレンスセル16a, 16b, 16c, 16dを構成される。厚き方向の構造が同一であるトランジスタにより構成される。厚き方向の構造が同一であるとは、タは、大モリセル2を構成するトランジスタが、図2(A)に示す構造のフローティングゲート10を有するタイプのトランジスタである場合には、レファレンスセル16 a, 16b, 16c, 16dを構成するトランジスタも、同様なオタのチャネル長あるいはチャネル幅などが相違しても良い。

【0024】各行のレファレンスセル16a,16b,16c,16dは、記憶値があらかじめ決められており、たとえば、多値メモリセル2にデータV(0,0)~V(1,1)のいずれかが書き込まれる毎に、レファレンスセル16aにはV(0,0)、レファレンスセル16cにはV(0,1)、レファレンスセル16cにはV(1,1)がそれぞもき込まれる。特定のレファレンスにはV(1,0)がそれぞき込まれる。特定のレファレンスセルに同一のデータが何回も書き込まれた場合、書級効果が生じる場合があり、それを選けるために、1つのレファレンスセルに特定のデータを繰り返し書き込1を立てまる。ない場合はたとを対応しまとも可以及を投げまっているかわかるようにしておく。

【0025】ワード線18は、行デコーダ20に接続してある。多値メモリセル2のトランジスタのドレイン領域は、ビット線22を通して、列デコーダ24に接続してある。そして、レファレンスセル15a,16b,16c,16dのトランジスタのドレイン領域は、ビット線22を通して、読出電圧/書き込み電圧切換回路50に接続してある。

【0026】行デコーダ20、列デコーダ24および該出電圧/書き込み電圧切換回路50には、書き込み電圧駆動回路26が接抗してある。これら駆動回路26、28で設定された電圧は、行デコーダ20により選択されたワード線18と、列デコーダ24、該出電圧/書き込み電圧切換回路50

により選択されたピット線22を通して、特定の多値メモリセル2およびレファレンスセル16a, 16b, 16c, 16dに印加され、データの消去および書き込みがなされる。

【0027】 レファレンスセル16s, 16b, 16 c, 1 6 d が接続されたピット線2 2 には、読出電圧/ 書き込み電圧切換回路50を介して(あ るいは直接的 に)、ビット森22から検出される2つの電流値を選択 して単純加算または加重加算(和算)して、その中間値 またはその k 倍の値を発生する中間値発生回路30 が接 続される。中間値発生回路30は、たとえば後述して図 5に示すように、各レファレンスセル16e, 16b, 16c, 16dが接続されたピット線22にそれぞれ設 けられ、ゲート電圧の制御によりオン/オフされるMO Sトランジスタと、これらMO Sトランジスタの出力配 築を接続する、いわゆるワイヤードオア配築と、 このワ イヤードオア配線の電流出力を 1/2するようにサイズ (W/L) が調整された複数のMOSトランジスタによ り構成される。このとき、ワイヤード配線により単純加 算が行われる。

【0028】中間値発生回路30の出力は、比較判定回路32の一方の第1入力端子32sに接続される。比较判定回路32の他方の第2入力端子32bには、列デコーダ24により選択されたビット線22を通して、読み出し時に選択された多値メモリセル2に記憶してあるデータ(本実施例では、電流)が入力する。なお、中間値発生回路30の一部と比較判定回路32とは、後述するように一体化することができる。

【0029】多値メモリセル2およびレファレンスセル 16a, 16b, 16c, 16dに記憶してあ るデータ を消去するには、ワード線 18、ピット線 22、ソー ス、萎板に所定電圧、たとえばワード線18に18~2 ロV、ビット執22にロV、ソース、基板にロVを印加 してフローディングゲートへ電子を注入すればよい。 . [0.030]:図1に示す行デコーダ20および列デコー ダ24により選択される特定の多値メモリセル2に、デ - 久V(0,0)、V(0,1)、V(1;(0)、V (1, 1)を書き込むには、消去によってしきい値電圧 を揃えた後、書き込み電圧駆動回路26から、特定の多・ 値メモリセル2のワード線18へたとえばー10V、ビ ット線22へたとえば+5Vの書き込みパイアス電圧を 印加しながらフローティングゲートから電子を引き出 し、ベリファイ動作によって上述した所望のしきい値電 圧V(0,0)0、V(0,1)0、V(1,0)0、V(1,1)0になった時 点で終了する。

【0031】図1に示す行デコーダ20および列デコーダ24により選択される特定の多値メモリセル2からのデータの読み出し時には、読み出し電圧駆動回路28から、特定の多値メモリセル2のワード線18およびビット線22へ、所定電圧、たとえばワード線18に

Vr00 、Vr10 、Vr11 などの電圧(3V~5.5V)、ピット執に~1 Vを印加する。

【0032】本実施例では、特定の多値メモリセル2か らのデータの読み出しと同時に、その特定の多値メモリ セル2と同じワード執18で接続してあ る4個のレファ レンスセル 1 6a, 1 6b, 1 6c, 1 6 d からも同時 にデータを読み出す。選択された多値メモリセル2から 読み出されたデータ電流は、ピット線22、列デコーダ 24を通して、比較判定回路32の第2入力端子326 へ入力する。一方のレファレンスセル16 a, 16b, 16c,16dから読み出されたレファレンスデータ電 ir01 、ir10 、ir11 は、読出電圧/書き 込み電圧切換回路50を通して中間値発生回路30に入 力する。中間値発生回路30において、入力した4つの 電流のうちの2つが選択的に加算され、さらに2つの電 流値を有する中間値またはそのk倍の値の電流 i reが生 成され、この中間値電流 Ireが比較判定回路 32の第1 入力端子32aへ入力する。

【0033】中間値電流 i reの長期時間経過に対する変 化は、図3の曲線 i re00で表わすことができる。 すなわ ち、データV (O, O) が記憶してあ る多値メモリセル 2から読み出されるデータ電流 i data(0,0) の変化に合 わせて、中間値電流 i reのも変化し、ウィンドウの中間 に位置しようとする。その結果、図 1 に示す比較判定回 路3 2 では、第1入力端子3 2 a へ入力される中間値電 流 i re00に基づき、第2入力端子32 bへ入力される選 択された多値メモリセルの読み出し電流idata(0,0)、 はdata(0,1)のV(0,0)、V(0,1)の判定を正確に行うことができる。第2入力端子326へ入力される選択された多値メモリセルの読み出し電流; data(0,0) 、 i data(0,1) 、 i data(1,0) 、 i data(1,1) またはそれらのk倍の値と、中間値電流 i.re (ire(0,0), ire(1,0), ire(1,1)) attachionk 倍の値との大小比較により、多値メモリセル2には、デ -9V (0, 0) , V (0, 1) , V (1, 0) , V (1, 1) のうちのいずれが記憶してあ ると判定でき

【0034】この比較判定回路32による判定は、図3 に示すように、時間の経過と共に、メモリセルの記憶特性あるいは書換え特性が劣化したとしても、従来に比較 (2) して、一桁以上の長期間にわたり、正確性を保ち続ける ことができる。また、多値メモリセル2に製造ばらつき があ ったとしても、レファレンスセル16a,16b, 16c,16dにも同様な製造ばらつきがあ ると考えら れ、また、比較判定回路32の基準 となる基準 データ (中間値またはそのK倍の電流) は、上述した理由により、ウィンドウ間に位置するので、結果としては、デー タの読み出しの正確性が損なわれることはない。 【0035】なお、本発明は、上述した実施例に限定さ れるものではなく、本発明の範囲内で種々に改変するこ

:6"

.

とができる。たとえば、前記実施例では、フローティン グゲートに電子を徐々に放出して所望のデータを書き込 む場合について説明したが、本発明はこれに限定され ず、フローティングゲートから電子を徐々に注入する場 合でもよい。

【0036】また、図1に示す実施例では、書き込み電 圧駆動回路26および読み出し電圧駆動回路28は、多 値メモリセル2とレファレンスセル16a, 16b, 1 ちょ、16dとで共用したが、それぞれについて別注配 置することも可能である。

【ロロ37】 また、多値メモリセル2とレファレンスセル16g,16b,16c,16dとは、必ずしも同一のワード線18で、同時に駆動する必要はなく、別々の ワード線と、別々の駆動回路を用いて、ほぼ同時に駆動 するように構成することもできる。また、これら駆動回 路の配置位置は、図1に示す実施例に限定されず、レフ ァレンスセル15a,15b,15c,15dと多値メ モリセル2との間、あ るいはその他の位置に配置するこ とも可能である。

【ロロ38】また、多値メモリセル2およびレファレン スセル16a, 16b, 16c, 16dの回路構成は、 図1に示す例に限定されず、図4 (A) に示すように、 ソース線40が各列毎に分割されたタイプ、あ るいは図 4 (B) に示すように、セルトランジスタ2, 1 6 a, 166, 16c, 16dのドレインまたはソースが、選 択トランジスタ42を介してソース線40に接続してあ るタイプであっても良い。なお、多値メモリセル2と、 レファレンスセル15m, 16b, 16c, 16dとの 回路構成は、同一であ ることが好ましい。

【0039】また、各セルトランジスタ2, 16a, 1 6b,16c,16dは、電荷を審検・消去可能なトラ ンジスタで構成されれば、特に限定されず、図2 (B) に示すように、MO NO S型のセルトランジスタであっ ても良い。図2(B)に示す例では、半導体基板3の表 面に、ONO敗44が終層してあ り、その上に、ゲート・電極46が終層してあ る。ソース・ドレイン領域4は、前記実施例と同様であ る。ONO敗44は、SiO2 / SiN/SiO2の三層構造の映であり、たとえば以下: の方法により成敗される。

41

【〇〇40】まず、半導体基板3の表面を熱酸化し、2 n m程度の酸化膜を成膜し、その熱酸化膜上に、約9n m以下程度の変化シリコン膜を CV D法などで成膜 し、 その表面を熱酸化して、約4nm以下程度の酸化膜を形 成する。このような工程により、三層構造のONO肤を 形成することができる。このO NO膜は、低リーク電流 で賊厚制御性に優れている。 また、〇 NO 騏中の室化シ リコン関内および室化シリコン棋とシリコン酸化棋との 界面に、電子をトラップすることが可能であ り、メモリ セルとして機能する。また、同様にメモリ機能を有する 膜として、ON膜 (SiO2/SiN)、N膜 (SiN

単独)も知られている。ゲート電極 4 5は、たとえばボ リシリコン膜、あ るいはポリサイド膜などで構成され、 ワード線 1 8 として概能する。

【0041】図2(C)に示す例では、半導体基板の表 面に、膜厚約10mm程度のゲート絶縁膜8を介して、 フローティングゲート10、膜厚300mm程度の強誘 電体薄膜48およびコントロールゲート14が袪層して ある。図2(A)に示す例と同一部材には、同一符号を 付し、その説明は省略する。この例では、強誘電体溶膜 48を利用して、多値メモリセルを構成している。な お、前述したように、多値メモリセルとレファレンスセ ルとは、厚さ方向に略同一構造であ ることが望ましい。 【0042】次に、中間値発生回路30と比較判定回路 32とを含むセンスアンプ回りの具体的回路構成につい で図5を参照しつつ説明する。図5に示す実施例では、 トランジスタQ2 , Q3 , QRA, QBAが、正帰選のあ る 差動アンプ回路を構成し、トランジスタQ1がその差動 アンプ回路の駆動用スイッチである。また、トランジス タQRIが、選択的に加算された電流を電圧に変換し、ト ランジスタQRAのゲートへ入力する回路である。また、 トランジスタ QD1は、多値メモリセル 2からの信号電流 i dataを電圧に変換し、トランジスタ QDA のゲートへ入 カにするための回路である。なお、信号電流idataは、 1) の場合には i data(0,1) 、 V (1, 0) の場合には idata(1,0)、V(1, 1)の場合にはidata(1,1)である。図5中、トランジスタQ1, Q2, Q3 は、Nチ ャネル型トランジスタ(またはPチャネル型トランジスタ)であ り、トランジスタQRa, QDa, QRi, QDiは、 前記トランジスタとは逆極性のPチャネル型トランジス タ (またはNチャネル型トランジスタ) である。 【0043】さらに、図5に示す回路では、トランジス タQ49, QR0, QD0を、図5に示す接続関係で付加する。 ことにより、電圧変換を安定化させると共に、差動アン プ回路の初期状態を設定して安定動作させている。これに らトランジスタQ4 , QRO, QDOは、Pチャネル型トラ 🌣 ンジスタ(または N チャネル型トランジスタ)である。 トランジスタ QRO, QDOのゲート(*)には、センス時 にはハイレベルに切り換えられるストローブ信号STB 👙 1が入力される。また、トランジスタQ4 のゲート(* : *)には、センス時にはハイレベルに切り換えられるスニ トローブ信号 STB2 が入力される。ただし、ストロー ブ信号STB2は、ストローブ信号STB1がハイレベ ルに切り換えられた後に、ハイレベルに設定される。 【0044】また、差動アンプ回路の初期状態を設定して安定動作させる素子として、1つのPチャネル型トラ ンジスタ (またはNチャネル型トランジスタ) Q4 の代 わりに、図6に示すように、2つのPチャネル型トラン ジスタ(またはNチャネル型トランジスタ) Q5 , Q6

を設け、両トランジスタQ5 , Q6 のゲートは、上述した図5の回路の場合と同様にストローブ信号STB2の供給ラインに接続し、両トランジスタQ5 , Q6 の接続なる初期設定電位2に接続した構成とすることも可能である。

【0045】また、中間値発生回路30は、図5に示すように、各レファレンスセル16g, 16b, 16c, 16cが接続されたビット線22にそれぞれ設けられ、ゲート電圧の制御によりオン/オフされるNチャネルれらトランジスタQRSO, QRSI, QRS2, QRS3と、このウイヤードオア配線の加算電流出力を1/2するようにサイズ(W/L)比が調整された1対のトランジスタQRI, QRAにより構成される。すなわち、トランジスタQRI, QRAにより構成される。すな比較判定回路32とで共用されており、この素味で両回路は一体的に構成されている。

【0046】図7に、読み出し時におけるワード線18への印加電圧、中間値発生回路30のトランジスタQRS0,QRS1,QRS2,QRS3のゲートG00,G01,G10,G11への制御信号、並びに比較判定回路32へのストローブ信号TB1、STB2、およびトランジスタQ1のゲートG1への活性化信号ACTのタイミングチャートを示す。

【0047】この実施例では、読み出しモードに設定されると、アドレス指定されたワード線18およびピット線22が所定電圧に保持されて、選択された多値メモリセル2によりその記憶データに応じたデータ電流 idata、具体的には多値メモリセル2に記憶してのり、V(0,1)の場合にはidata(0,0)、V(0,1)の場合にはidata(1,0)、V(1,0)の場合にはidata(1,1)が流れ、比較判定回路32のトランジスタQD1に流れ込む。また、選択された多値メモリセル2と同一のワード線18に接続されたレファレンスセル15a,15b,16c,16dからピット線22にレファレンスデータ電流iroo、irol、irilが流れ、これら電流は、読出電圧/含き込み電圧切換回路30を通して中間値発生回路30に入力される。

The second of th

【0048】中間値発生回路30においては、入力した4つの電流のうちの2つが選択的に加算され、この加算値電流が比較判定回路32のトランジスタQRIに流れ込み、選択的に加算された電流が電圧に変換され、トランジスタQRAのゲートへ入力される。

【0049】中間値電流ireを、加算電流の1/2と設定する場合には、トランジスタQRA, QDA, QR1, QD1のチャネル寸法関係を、下記の表1(A)ケース川に示すような関係に設定する。

【0050】中間値電流の2倍とデータ電流の2倍とを 比較する場合は表1(A)ケース1,表1(B)に示す ようにトランジスタQ2 , Q3 , QRA, QDA, QRI, Q DIのチャネル寸法関係を設定する。この場合は、k=2 に相当する。 [0051]

[表1] (A)

02 と 03 とが同一寸法比(W/L比)の場合

	ケース1	ケースリ
ORA のチャネル幅 W/チャネル英 L(比)	QRI と同じ	On Ø 1/2
ODA Ø W/L (H)	OD1の2倍	Oon と同じ

(B) QRIとQRA,QDIとQDAとが同一寸法比(W/L比)の場合

	ケースI
02のW/LIt	O3の2倍

【0052】なお、トランジスタQ2 とトランジスタQ 3 とは、同一寸法であ ったが、表1の(B)に示すよう トランジスタQR1とQRA、トランジスタQD1とQDA が同一寸法比(W/L比)の場合でも、トランジスタQ 2 のW/L比をトランジスタQ3 のそれの二倍とするこ とで、実質的な1/2回路を構成することもできる。こ のときも、1/2回路は、差動アンプと一体化してしま っている。なお、一体化とは、それぞれが共通したトラ ノジスタを有していることと本発明では定義する。 【0053】比較判定回路32では、読み出しモード時 に、トランジスタQ1 のゲートG1へVss (ローレベ ル)からVロロ(ハイレベル)へと変化するランプ電圧入 カACTを印加して活性化され、選択された多値メモリ セル2の読み出し電流 i data(0,0) 、 i data(0,1) 、 i はta(1,0)、 idata(1,1)と、中間値電流ireとの大小 比較により、多値メモリセル2には、データV(0, 0)、V(0,1)、V(1,0)、V(1,1)のう ちのいずれかが記憶してあると判定される。 【0054】なお、具体的な中間値発生回路30におけ る加算すべきレファレンスセル15a, 15b, 15c, 16dによる読み出し電流の選択、並びに比較判定 回路32における比較判定動作は、たとえば図7に示す ように行う。すなわち、まずワード線 18に電圧 Vr II を与え、トランジスタQRS3 のゲートG11およびQRS2 のゲートG 10にハイレベルの信号を供給し、レファレン スセル16dと16cによるレファレンスデータセル電 流irll とirlo とを合流させて加算する。このときト ランジスタQRS1 のゲートG01およびQRS0 のゲートG 00への供給信号はローレベルに保持する。 この合流電流 が比較判定回路32に入力されて1/2され、夕値メモ リセル2に記憶してあ るデータがV(1,1)であ る

か、あ るいはV(1, 0)、V(0, 1)、V(0, 0)であ るか判定される。

【0055】次に、中間値発生回路30のトランジスタQRS3のゲートG11への信号をローレベルに切り換え、ワード執18に電圧 Vr10を与え、トランジスタQRS2のゲートG10への信号はハイレベルに保持したまま、トランジスタQRS1のゲートG01への信号をハイベルに切り換えて、レファレンスセル160と166によるレファレンスデータセル電流が10とir01とを合流させて加算する。この合流電流が比較判定回路32に入力されて1/2され、多値メモリセル2に記憶してあるデータがV(1,0)であるか、あるいはV(0,1)、V(0,0)であるが判定される。

【0056】次に、中間値発生回路30のトランジスタ QRS2のゲートG10への信号をローレベルに切り換え、ワード線18に電圧 Vr00を与え、トランジスタQRS1のゲートG01への信号はハイレベルに保持したまま、トランジスタQRS0のゲートG00への信号をハイベルに切り換えて、レファレンスをル166と169によるレファレンスデータセル電流ir01とir00とを合流させて加算する。この合流電流が比較判定回路32に入力されて1/2され、多値メモリセル2に記憶してあるデータがV(0,1)であるかV(0,0)であるか判定される

【0057】このように本実施例においては、中間値発生回路30および比較判定回路32において3度の選択的な加算および差勢アンプにおける比較判定を行うことにより、今値メモリセル2の記憶データを判定できる。なお、中間値発生回路30のトランジスタQRS0~QRS3に対する切り換え制御は、図7に示す例に限定されない。図7の場合とは逆に、トランジスタQRS0とQ

RS1 側から順次

「0058] また、たとえば、まずトランジスタ QRS1 と QRS2 を

「0058] また、たとえば、まずトランジスタ QRS1 と QRS2 を

「0058] また、たとえば、まずトランジスタ QRS1 と QRS2 を

「0058] ない (1, 1) または V (1, 0) であるか、あるいは V (0, 1) または V (0, 0) であるか、た比較判定回路32で判定した後、その判定結果に基立いて、トランジスタ QRS1 と QRS2 またはトランスタ QRS1 と QRS2 が

「1, 1) または V (1, 0) であるか、あるいは V (1, 1) または V (1, 0) であるか、あるいは V (0, 1) または V (0, 0) であるかを判定できる。この場合、中間

「は数 Y (0, 1) または V (0, 0) であるかを判定でまる。これは できの選択的な加算および差動アンプにおける C に数 いてを 「うことにより、多値メモリセル2の記憶データを判定できる。

【0059】さらに、図8に示すように、任意の2つのレファレンスセルの電流の中間値またはその k 倍の値とデータまたはその k 倍の値とを比較する3つの比較判定回路32a,32b,32cを設ければ、同時に多値ができる。このとき、アード線18には電圧 V r 00をのかけできる。このとのとのでは、比較判定回路32aの出力のUT1はデータが(1,1)、(1,0)、(0,1)のときハイレベリ(Vのレベル)となり、比較判定回路32bの出力のUT3はデータが(1,1)のときハイレスリンではデータが(1,1)のときハイレスリンでは、たり、比較判定回路32cの出力のUT3はデータが(1,1)のときハイレスリンではデータが(1,1)のときハインな図りにある。これら出力回路に入りされ、ここで論理減算がなされ、メモリセル2に表えられている多値情報が出力される。

【0060】図9に示す論理回路は、3入力2出力の論 理回路であって、入力端TIN1 には図8の比較判定回路 32 bの出力信号OUT2 が入力され、入力端TIN2 に は図8の比較判定回路32cの出力信号OUT3が入力。 され、入力端 TIN3 には図8の比較判定回路 32 e の出 カ信号OUT1が入力される。入力端TiM1に入力され た信号OUT2 は、2つのうちの一方の出力端TOUTIか ら直接信号Aとして出力されるとともに、2入力オア (OR) 回路38の一方の入力端に入力される。入力端 TIN2 に入力された信号OUT3 は、否定(反転; NO T))回路34にて反転作用を受けて、2入力アンド (AND)回路36の一方の入力端に入力される。ま た、入力端TIN3 に入力された信号OUT1 は、アンド 回路36の他方の入力端に入力される。アンド回路36 の論理様の結果がオア回路38の他方の入力端に入力さ れ、その論理和結果が出力端TOUT2から信号Bとして出 力される。この論理回路においては、出力信号Aがハイ レベル「H」の場合にはメモリセル2のMSBが論理 「1」、ローレベル「L」の場合にはメモリセル2のM SBが論理「O」を示し、出力信号Bがハイレベル

「し」の場合にはメモリセル2のLSBが論理「1」、 ローレベル「し」の場合にはメモリセル2のLSBが論理「ロ」を示す。

【0061】ところで、上述した図5に示す回路では、 ワイヤードオア配線により単純加算がなされるが、一般 的に加重加算を行うためには、図10に示すような回路 に構成される。この場合、読出電圧/書き込み電圧切換 回路50の4つの出力の各々に対してゲート電圧の制御 によりオン/オフされる2つの第1および第2のMOS トランジスタが並列に接続され、4つの第1のMOSト ランジスタQRSO , QRS1 , QRS2 , QRS3 の出力配線 を接続するワイヤードオア配線と、このワイヤードオア 配線の電流出力をn/k倍するようにサイズ(W/L) が調整された複数のMOSトランジスタQRI, QRA、並びに4つの第2のMOSトランジスタQ'RSO, Q' RS1 , Q'RS2 , Q'RS3 の出力配線を接続するワイヤ ードオア配線と、このワイヤードオア配線の電流出力を m/k倍するようにサイズ(W/L)が調整された複数 のMOSトランジスタQ' B1, Q' RAにより構成され る。ここで、n+m≦kとする。このような構成におい て、トランジスタQR1',QRA',QR1,QRAの寸法比 を所望の値に設定し、QRSO ~QRS3 およびQRO ~ Q'Rs3 のうち各々1つのトランジスタをオンとするこ とにより、2つのレファレンスセルの電流の、いわゆる 重み付け加算を実現できる。

【0062】なお、上述した実施例では、図10に示す実施例を除いては、中間値を2つの電流値の和の1/2として説明したが、これに限定されるものではなく、2つの電流値間の値であればよい。また、上述した実施例では、すべてN0R型のメモリについて説明したが、本発明は、これに限定されず、NAND型、AND型、DINOR型などに対しても適用することが可能である。また、上述した実施例では、多値は4値として説明したが、3値、5値、…8値などでも、本発明に適用できることはいうまでもない。

【発明の効果】以上説明してきたように、本発明によれば、特にウィンドウの小さい不揮発性多値メモリ装置において、容換え特性の劣化あるいは記憶保持特性の劣化などによらず、多値メモリセルに記憶してあるデータの対定を正確に行うことができる。また、多値メモリセルに製造ばらつきがあったとしても、レファレンスセルにも同様な製造ばらつきがあると考えられ、また、比較判定回路の基準となる基準データ(中間値電流)は、ウィンドウ間に位置するので、結果としては、データので、イア発性半導体メモリ装置の収率も実質的に向上する。

【図面の簡単な説明】

Į.

4.00

die -

[0063]

【図1】図1は本発明の一実施例に係る不揮発性半導体メモリ装置の概略構成図である。

【図2】図2(A)は本発明の一実施例に係るメモリセルの要部断面図、同図(B)は本発明の他の実施例に係るメモリセルの要部断面図、同図(C)はさらにその他の実施例に係るメモリセルの要部断面図である。

【図3】図3は本発明に係る不揮発性半導体メモリ装置の中間値電流の経時変化を示すグラフである。

[図4] 図4 (A) は本発明の他の実施例に係るメモリセルの回路構成図、同図(B) はさらにその他の実施例に係るメモリセルの回路構成図である。

【図5】図5は本発明の具体的な実施例に係る不揮発性 半導体メモリ装置のセンスアンプ回りの回路図である。 【図6】図5は本発明の具体的な実施例に係る不揮発性 半導体メモリ装置のセンスアンプ回りの他の構成例を示す回路図である。

【図7】図7は図5の回路の各部に供給される信号のタイミングチャートである。

【図8】図8は本発明の具体的な実施例に係る不揮発性 半導体メモリ装置の任意の2つのレファレンスセルの電 流の中間値とデータとを比較する3つの比較判定回路を 設けた構成例を示す回路図である。

【図9】図9は本発明に係る多値情報を演算する論理回 路の構成例を図である。

【図10】図10は本発明の具体的な実施例に係る不揮発性半導体メモリ装置の重み付け加算(加重加算)回路を有するセンスアンプ回りの構成例を示す回路図である。

【図 1 1】図 1 1 (A) は従来例に係るメモリセルの経

時変化を示すグラフ、同図(B)は従来例に係るメモリ セルの経時変化および基準 電流の経時変化を示すグラフ である。

【図 1 2】図 1 2 は 4値メモリセルのしきい値電圧分布を示すグラフである。

【図 1 3】図 1 3 は 4値 メモリセルの経時変化を示すグラフである。

【符号の説明】

2… メモリセル

3… 半導体基板

4… ソース・ドレイン領域

6… チャネル

8… ゲート絶縁膜

10… フローティングゲート

12… 中間絶縁膜

14… コントロールゲート

16a, 16b, 16c, 16d… レファレンスセル

18… ワード線 20… 行デコーダ

22… ピット袋

24… 列デコーダ


26… 書き込み電圧駆動回路


28… 読み出し電圧駆動回路


30… 中間値発生回路


32, 32e, 32b, 32c… 比較判定回路


5 0 … 読み出し電圧/書き込み電圧切換回路






































Japanese Unexamined Patent Publication No. Hei 07-161852

[Claim(s)]

[Claim 1] The memory cell array by which the memory cell which carried out the laminating of a charge accumulation layer and the control gate, was constituted on the semi-conductor layer, and enabled electric rewriting has been arranged in the shape of a matrix, A threshold detection means to charge the bit line connected to said memory cell through this memory cell, said threshold detection means -- the non-volatile semiconductor memory characterized by what it has the sense amplifier which senses the potential of the charged bit line, and the bit line potential by said threshold detection means is controlled for so that it is determined by the threshold of said memory cell.

[Claim 2] The memory cell array by which the memory cell which enabled electric rewriting which carries out the laminating of a charge accumulation layer and the control gate, is constituted on a semi-conductor layer, and carries out the multiple-value storage of two or more three or more data with a threshold has been arranged in the shape of a matrix, A threshold detection means to charge the bit line connected to said memory cell through this memory cell, and to output the multiple-value data of a memory cell to a bit line as potential of multiple-value level, said threshold detection means -- the non-volatile semiconductor memory characterized by coming to provide the sense amplifier which senses the bit line potential of the charged multiple-value level.

[Claim 3] The every series connection of two or more said memory cells is carried out, and they form the NAND cellular structure. The end of a NAND cel is connected to a bit line through the 1st selector gate, and the other end of a NAND cel is connected to a source line through the 2nd selector gate. Said threshold detection means A source line electrical potential difference is made to transmit to a bit line through a NAND cel, and a bit line is charged. The selector-gate electrical potential difference of non-choosing control gate voltage and the 1st, and 2 The non-volatile semiconductor memory

according to claim 1 or 2 characterized by what is controlled to heighten enough the electrical-potential-difference transfer capability of the selection transistor of a non-choosing memory cell and the 1st, and 2 to determine a bit line electrical potential difference with the threshold of the selected memory cell.

[Claim 4] Two or more data circuits which have the function to function as said sense amplifier and to memorize the sensed information as data which control the write-in operating state of a memory cell, The write-in means for performing write-in actuation according to the content of said data circuit corresponding to two or more memory cells in said memory cell array, respectively, The write-in verification means using said threshold detection means in order to check whether the condition after write-in actuation of two or more of said memory cells is in the desired data storage condition, So that it may write in from the content of said data circuit, and the condition after write-in actuation of a memory cell and re-writing may be performed only to the memory cell of imperfection It has the renewal means of the content package of a data circuit which carries out renewal of a package of the content of the data circuit. Said renewal means of the content package of a data circuit The potential of the bit line with which the condition after write-in actuation of a memory cell is outputted is corrected according to the content of the data circuit so that bit line potential may be sensed / memorized as re-write-in data. The data storage condition of a data circuit is held until bit line potential is corrected. A data circuit is operated as a sense amplifier, with the corrected bit line potential held. Perform renewal of a package of the content of the data circuit, and the write-in actuation based on the content of the data circuit, and renewal of the content package of a data circuit The non-volatile semiconductor memory according to claim 2 characterized by what data writing is electrically performed for by carrying out repeating until a memory cell will be in a write-in predetermined condition. [Claim 5] Said data circuit controls the write-in operating state of a memory cell according to the data memorized in the data circuit at the time of write-in actuation. It controls whether the condition of a memory cell is changed so that it may be in a write-in predetermined condition, or the condition of a memory cell is held in the

condition before write-in actuation. Said renewal means of the content package of a data circuit When the memory cell corresponding to the data circuit where the data which control a memory cell to make it change so that it may be in a write-in predetermined condition are memorized has reached the write-in predetermined condition. The data of a data circuit are changed into the data which control the condition of a memory cell to hold in the condition before write-in actuation. When the memory cell corresponding to the data circuit where the data which control a memory cell to make it change so that it may be in a write-in predetermined condition are memorized has not reached a write-in predetermined condition. The data which control the condition of a memory cell to make it change so that it may be in a write-in predetermined condition are set as a data circuit. When the data controlled to hold the condition of a memory cell in the condition before write-in actuation in a data circuit are memorized. The non-volatile semiconductor memory according to claim 4 characterized by what the data controlled to hold the condition of a memory cell in the condition before write-in actuation are set as a data circuit for.

[Claim 6] In the bit line potential to which the condition after the writing of a memory cell is outputted by said threshold detection means Only the potential of the bit line corresponding to what is data controlled so that the content of said data circuit holds the condition of a memory cell in the condition before write-in actuation It has the bit line potential setting-out circuit set as amendment bit line potential which serves as data controlled to hold the condition of a memory cell in the condition before write-in actuation when it senses in a data circuit. A said renewal of the content package of a data circuit sake, The non-volatile semiconductor memory according to claim 5 characterized by what the potential of the bit line to which the condition after write-in actuation of a memory cell is outputted by the threshold detection means is corrected for by said bit line potential setting-out circuit according to the content of the data circuit.

[Claim 7] Give two or more three or more stored data "i" (i= "0", "1", "2", --, "n-1") to said one memory cell, and multiple-value storage is carried out. The storage condition

corresponding to data "0" is a non-volatile semiconductor memory which is in an elimination condition. Said data circuit The 1st data storage section which memorizes as information whether it controls to hold the condition of a memory cell in the condition before write-in actuation, It is constituted, the 2nd data storage section which memorizes the information which a memory cell should memorize in the case of the information which is not controlled so that the information on the 1st data storage section holds the condition of a memory cell in the condition before write-in actuation, and which writes in and shows data "i" (i= 1, 2, -, n-1) - since - Said 1st data storage section was corrected by said bit line potential setting-out circuit according to the content of the data circuit for said renewal of the content package of a data circuit. The non-volatile semiconductor memory according to claim 6 characterized by what it has the function to sense / memorize the potential of the bit line to which the condition after write-in actuation of a memory cell is outputted by the threshold detection means for.

[Claim 8] The 1st data storage section is equipped with the function which senses bit line potential by comparing reference voltage with a bit line electrical potential difference. A said renewal of the content package of a data circuit sake, According to the content of the data circuit, were corrected by said bit line potential setting-out circuit using the reference voltage according to the content of the data circuit. The non-volatile semiconductor memory according to claim 7 characterized by what it has the function to sense / memorize the potential of the bit line to which the condition after write-in actuation of a memory cell is outputted by the threshold detection means for.

* NOTICES *

Japan Patent Office is not responsible for anydamages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to EEPROM which performs the multiple-value storage which makes more information especially to one memory cell than 1 bit memorize with respect to a non-volatile semiconductor memory (EEPROM) rewritable electric.

[0002]

[Description of the Prior Art] The NAND cel mold EEPROM which can be integrated highly is known as one of the EEPROMs. This carries out the series connection of two or more memory cells in the form which shares those sources and a drain by adjoining things, and connects them to a bit line by making this into one unit. A memory cell usually has the FETMOS structure where the laminating of a floating gate (charge accumulation layer) and the control gate was carried out. Accumulation formation of the memory cell array is carried out into p mold well formed in p mold substrate or n mold substrate. The drain side of a NAND cel is connected to a bit line through a selector gate, and a source side is too connected to a common source line through a selector gate. The control gate of a memory cell is continuously arranged in a line writing direction, and serves as a word line.

[0003] This NAND cel type EEPROM of actuation is as follows. Data writing is performed sequentially from the memory cell of the location most distant from the bit line. High tension Vpp (about =20V) is impressed to the control gate of the selected memory cell, intermediate voltage Vppm (about =10V) is impressed to the control gate and the selector gate of a memory cell which are in a bit line side from it, and 0V or intermediate voltage Vm (about =8V) is given to a bit line according to data.

[0004] When 0V are given to a bit line, the potential is transmitted to the drain of a selection memory cell, and electron injection produces it in charge ******. This shifts the threshold of the selected memory cell in the forward direction. This condition is set to "1." When Vm is given to a bit line, electron injection does not happen effectually, therefore a threshold does not change but stops at negative. This condition is set to "0" in the state of elimination. Data writing is simultaneously performed to the memory cell which shares the control gate.

[0005] Data elimination is simultaneously performed to all the memory cells in a NAND cel. That is, all the control gates are set to 0V, and p mold well is set to 20V. At this time, a selector gate, a bit line, and a source line are also set to 20V. Thereby, the electron of a charge accumulation layer is emitted to p mold well by all memory cells, and a threshold is shifted in the negative direction.

[0006] Data read-out sets the control gate of the selected memory cell to 0V, and is performed by detecting whether a current flows by the selection memory cell by making the control gate and the selector gate of the other memory cell into the power-source potential Vcc (for example, 5V).

[0007] The threshold after [constraint of read-out actuation to] "1" writing must be controlled between Vcc(s) from 0V. For this reason, write-in verification is performed, only the memory cell of "1" write-in lack is detected, and re-write-in data are set up so that re-writing may be performed only to the memory cell of "1" write-in lack (it verifies the whole bit). The memory cell of "1" write-in lack is detected by reading by setting the selected control gate to 0.5V (verification electrical potential difference) (verification read-out). That is, if the threshold of a memory cell has a margin to 0V and has not become more than 0.5V, a current will flow by the selection memory cell and it will be detected with "1" write-in lack.

[0008] In the memory cell changed into a "0" write-in condition, since a current naturally flows, the circuit called the verification circuit which compensates the current which flows a memory cell is prepared so that this memory cell may not be taken for "1" writing being insufficient. It writes in a high speed and verification is performed by this

verification circuit.

[0009] Writing in with write-in actuation and repeating verification, to the memory cell of each [carrying out data writing], write-in time amount is optimized and the threshold after "1" writing is controlled between Vcc(s) from 0V.

[0010] It is this NAND cel mold EEPROM, for example, considers setting the condition after writing to three, "0", "1", and "2." For negative and a "1" write-in condition, a threshold is [a "0" write-in condition / a threshold] from 0V. (1/2) A threshold Vcc and a "2" write-in condition (1/2) It carries out to from Vcc to Vcc. In order to judge whether "1" and a "2" write-in condition are reached by whether a verification electrical potential difference is impressed to the control gate, and a current flows by the memory cell in the conventional verification read-out in order that the threshold of a memory cell may judge whether it is more than a verification electrical potential difference, it is 0V about a verification electrical potential difference, respectively. (1/2) It needed to be made Vcc, and needed to check twice and there was a problem that verification read-out took time amount.

[0011]

[Problem(s) to be Solved by the Invention] As mentioned above, when the memory cell tended to be made to memorize multiple-value information in the conventional NAND cell mold EEPROM and it was going to verify the whole bit in the conventional verification circuit, there was a problem that verification read-out took time amount.

[0012] This invention was made in consideration of the above-mentioned situation, the place made into the object can read multiple-value information, without changing a verification read-out electrical potential difference, and it is in offering EEPROM which can aim at compaction of verification read-out time amount.

[0013]

[Means for Solving the Problem] The multiple-value (n value) storage NAND cel mold EEPROM concerning this invention is controlled so that the bit line potential at the time of read-out actuation shows the threshold of a memory cell. This gives 2V to 6V and the selected control gate for example, for a common source line, and makes the potential

of a common source line transmit to a bit line. When bit line potential reaches the threshold of a memory cell, the current which flows a memory cell stops and the bit line potential serves as a value which lengthened the threshold of a memory cell from control gate voltage 2V. If bit line potential is 3V, the threshold of a memory cell is -1V. Non-choosing the control gate and a selector gate are set to 6V so that bit line potential may not be determined with the threshold of a non-choosing memory cell or a selection transistor.

[0014] if an elimination condition is set to "0" and multiple-value level is set to "0", "1", "i", --"n-1" at order with the low threshold of a memory cell, in order that verification reading appearance may be carried out and writing may verify a ****** simultaneously about all data "i" enough then, the reference potential when sensing bit line potential according to write-in data is set up. Moreover, if it already writes in and it is detected like [in data "0" writing] that it is enough, the current of a memory cell will be compensated, and if it is detected that it is inadequate in writing, a verification circuit will be prepared so that the current of a memory cell may not be compensated. [0015] Moreover, it has the 1st register which writes in and memorizes a ****** as data enough, and the 2nd register with which the multiple-value level to write in memorizes "1", --, or of "n-1", and the 1st register also has the function of a sense amplifier to write in and to detect a ****** enough. Furthermore, if there is a memory cell which has not reached a desired write-in condition, it is characterized by having the bit line write-in voltage-output circuit which writes in according to a desired write-in condition, and outputs the bit line electrical potential difference at the time so that re-writing may be performed only to the memory cell.

[0016] Namely, the memory cell array by which the memory cell which enabled electric rewriting which this invention carries out the laminating of a charge accumulation layer and the control gate, is constituted on a semi-conductor layer, and carries out the multiple-value storage of two or more three or more data with a threshold has been arranged in the shape of a matrix, A threshold detection means to charge the bit line connected to a memory cell through this memory cell, and to output the multiple-value

data of a memory cell to a bit line as potential of multiple-value level, a threshold detection means — the non-volatile semiconductor device equipped with the sense amplifier which senses the bit line potential of the charged multiple-value level is considered as a basic configuration, and it is characterized by the following embodiment. (1) The every series connection of two or more memory cells is carried out, and they form the NAND cellular structure. The end of a NAND cel is connected to a bit line through the 1st selector gate, and the other end of a NAND cel is connected to a source line through the 2nd selector gate. A threshold detection means A source line electrical potential difference is made to transmit to a bit line through a NAND cel, and a bit line is charged. The selector-gate electrical potential difference of non-choosing control gate voltage and the 1st, and 2 Be controlled to heighten enough the electrical-potential-difference transfer capability of the selection transistor of a non-choosing memory cell and the 1st, and 2 to determine a bit line electrical potential difference with the threshold of the selected memory cell.

(2) Two or more data circuits which have the function to function as a sense amplifier and to memorize the sensed information as data which control the write-in operating state of a memory cell, The write-in means for performing write-in actuation according to the content of the data circuit corresponding to two or more memory cells in a memory cell array, respectively, The write-in verification means using a threshold detection means in order to check whether the condition after write-in actuation of two or more memory cells is in the desired data storage condition, So that it may write in from the content of the data circuit, and the condition after write-in actuation of a memory cell and re-writing may be performed only to the memory cell of imperfection. It has the renewal means of the content package of a data circuit which carries out renewal of a package of the content of the data circuit. The renewal means of the content package of a data circuit The potential of the bit line with which the condition after write-in actuation of a memory cell is outputted is corrected according to the content of the data circuit so that bit line potential may be sensed / memorized as re-write-in data. The data storage condition of a data circuit is held until bit line

potential is corrected. A data circuit is operated as a sense amplifier, with the corrected bit line potential held. Perform data writing electrically by performing renewal of a package of the content of the data circuit, and performing write-in actuation based on the content of the data circuit, and renewal of the content package of a data circuit, repeating until a memory cell will be in a write-in predetermined condition.

- (3) A data circuit controls the write-in operating state of a memory cell according to the data memorized in the data circuit at the time of write-in actuation. It controls whether the condition of a memory cell is changed so that it may be in a write-in predetermined condition, or the condition of a memory cell is held in the condition before write-in actuation. The renewal means of the content package of a data circuit When the memory cell corresponding to the data circuit where the data which control a memory cell to make it change so that it may be in a write-in predetermined condition are memorized has reached the write-in predetermined condition The data of a data circuit are changed into the data which control the condition of a memory cell to hold in the condition before write-in actuation. When the memory cell corresponding to the data circuit where the data which control a memory cell to make it change so that it may be in a write-in predetermined condition are memorized has not reached a write-in predetermined condition The data which control the condition of a memory cell to make it change so that it may be in a write-in predetermined condition are set as a data circuit. When the data controlled to hold the condition of a memory cell in the condition before write-in actuation in a data circuit are memorized, set the data controlled to hold the condition of a memory cell in the condition before write-in actuation as a data circuit.
- (4) In the bit line potential to which the condition after the writing of a memory cell is outputted by the threshold detection means Only the potential of the bit line corresponding to what is data controlled so that the content of the data circuit holds the condition of a memory cell in the condition before write-in actuation It has the bit line potential setting-out circuit set as amendment bit line potential which serves as data controlled to hold the condition of a memory cell in the condition before write-in

actuation when it senses in a data circuit. A renewal of the content package of a data circuit sake, Correct the potential of the bit line to which the condition after write-in actuation of a memory cell is outputted by the threshold detection means by the bit line potential setting-out circuit according to the content of the data circuit.

- (5) Give two or more three or more stored data "i" (i= "0", "1", "2", -, "n-1") to one memory cell, and carry out multiple-value storage. The storage condition corresponding to data "0" is a non-volatile semiconductor memory which is in an elimination condition. A data circuit The 1st data storage section which memorizes as information whether it controls to hold the condition of a memory cell in the condition before write-in actuation, It consists of the 2nd data storage section which memorizes the information which a memory cell should memorize in the case of the information which is not controlled so that the information on the 1st data storage section holds the condition of a memory cell in the condition before write-in actuation, and which writes in and shows data "i" (i= 1, 2, ..., n-1). The 1st data storage section should have the function to sense / memorize the potential of the bit line to which the condition after write-in actuation of a memory cell is outputted by the threshold detection means corrected by the bit line potential setting-out circuit according to the content of the data circuit for renewal of the content package of a data circuit.
- (6) The 1st data-storage section has the function of sensing / memorizing the potential of the bit line to which the condition after write-in actuation of a memory cell is outputted by the threshold detection means which was equipped with the function which senses bit-line potential, and was corrected by the bit-line potential setting-out circuit according to the content of the data circuit using the reference voltage according to the content of the data circuit for renewal of the content package of a data circuit by comparing reference voltage with a bit-line electrical potential difference.
- (7) When it is the information controlled so that the information on the 1st data storage section holds the condition of a memory cell in the condition before write-in actuation, The write-in prevention bit line voltage-output circuit which writes in a bit line and outputs a prevention bit line electrical potential difference at the time of write-in

actuation, In the case of the information which is not controlled so that the information on the 1st data storage section holds the condition of a memory cell in the condition before write-in actuation It had the i-th write-in bit line voltage-output circuit which outputs the bit line electrical potential difference at the time of the i-th writing according to the information which the memory cell of the 2nd data storage section should memorize, and which writes in and shows data "i" (i= 1, 2, --, n-1).

(8) It had a data reversal means for the data of the 1st data storage section which writes in with the data of the 1st data storage section which activates a bit line potential setting-out circuit, and activates a prevention bit line voltage-output circuit to have been reversed, and to reverse the data of the 1st data storage section at the time of write-in actuation before bit line potential setting-out circuit activation.

[0017]

[Function] In this invention, after performing multiple-value data writing, it is detected simultaneously whether the write-in condition of each memory cell has reached the multiple-value level condition of the request. And if there is a memory cell which has not reached desired multiple-value level, it will write in according to a desired write-in condition, and the bit line electrical potential difference at the time will be outputted so that re-writing may be performed only to the memory cell. This write-in actuation and verification read-out are repeated, and data writing will be ended if it checks that all memory cells have reached the desired write-in condition.

[0018] Thus, according to this invention, it can perform at a high speed making small the threshold of the memory cell which data writing ended eventually by repeating write-in actuation gradually, shortening 1 time of write-in time amount, and checking extent of progress of a write-in condition.

[0019]

[Example] Hereafter, the example of this invention is explained with reference to a drawing. Drawing 1 shows the memory cell array 1 of the NAND cel mold EEPROM concerning the 1st example of this invention. The memory cell array 1 is formed on p well or p substrate, and the series connection of the eight memory cells M1-M8 is

carried out between the selection transistor S1 connected to a bit line BL, and the selection transistor S2 connected to the common source line Vs, and it constitutes one NAND cel. Each selection transistor S (S1, S2) has a selector gate SG (SG1, SG2). Each memory cell has the floating gate (charge accumulation layer) and the control gate CG (CG1-CG8) by which laminating formation was carried out, and memorizes information in the amount of the charge stored in a floating gate. The amount of this stored charge can be read as a threshold of a memory cell.

[0020] In this invention, it is shown in drawing 2, and this threshold is made and read. Here, the memory cell M2 which has the control gate CG 2 is chosen. As shown in drawing 2 (a), an electrical potential difference is impressed to each part, and a bit line BL is made into floating. If the bit line BL is beforehand reset to 0V, a bit line BL will be charged through a NAND cel by the common source line Vs. Each selector gate and control gate voltage are controlled to be decided by the threshold of the memory cell M2 as which the potential of this charged bit line BL was chosen.

[0021] In this example, the control gate CG 2 chosen as 6V in a selector gate 1 and SG 2 and the control gates 3-CG [CG1 and] 8 is set to 2V, and the common source line Vs is set to 6V. The voltage waveform of each part is shown in drawing 2 (b). The threshold not more than 2V can be read by this, and if the threshold of a non-choosing memory cell is controlled less than [2.5V], the threshold beyond -1.5V can be read. If the potential of a bit line BL is 0V and more than 2V and bit line potential of a threshold are 3.5V, a threshold is less than [-1.5V]. If the electrical potential difference of a selector gate 1 and SG 2 and the non-selection-control gates 3-CG [CG1 and] 8 is made sufficiently high, the threshold to -4V can also be read.

[0022] The threshold of the memory cell in this case and the relation of bit line output voltage come to be shown in drawing 3. Although it will become like a continuous line if it calculates from a threshold in case back bias is 0V, a bit line electrical potential difference serves as back bias actually, and bit line output voltage becomes low like a dashed line. Hereafter, unless it refused for simplification of explanation, an expression called a threshold should take back bias into consideration.

[0023] After an electron is emitted by elimination actuation from the floating gate of a memory cell, an electron is poured into a floating gate by write-in actuation according to write-in data. Drawing 4 reads with write-in time amount in case it reads with the threshold of a non-choosing memory cell and the bit line output voltage at the time is not restricted, and shows the relation of the bit line output voltage at the time. For example, when the electrical potential difference of the common source line at the time of read-out is 3V, unless an electron is poured in to a floating gate and a threshold becomes more than -1V, bit line output voltage does not change. If the threshold of a non-choosing memory cell is a forward value even when the electrical potential difference of a common source line is 6V, the bit line output voltage at the time of read-out will be restricted.

[0024] What is necessary is just to let the condition (threshold about 0-1 V) that data "0" (elimination condition) and bit line output voltage are set to 1-2V in the condition (threshold about -2V- -1 V) that read as shown in drawing 5, and the bit line output voltage at the time is set to 3-4V be data "1", when you give two conditions (data "0", "1") to one memory cell.

[0025] When giving three conditions (data "0", "1", "2") to one memory cell, The condition (threshold about -2.5V- -1.5 V) that read as shown in drawing 6, and the bit line output voltage at the time is set to 3.5-4.5V For example, data "0" (elimination condition), What is necessary is just to let the condition (threshold about 1.5 V-2.5V) that data "1" and bit line output voltage are set to 0-0.5V in the condition (it is [about] at a threshold -0.5V-0.5V) that bit line output voltage is set to 1.5-2.5V be data "2."

[0026] Drawing 7 shows the memory cell array 1 of the NOR cel mold EEPROM concerning the 2nd example of this invention. The memory cell array 1 is formed on p well or p substrate, and one memory cell M is arranged between [each] a bit line BL and the common source line Vs. Each memory cell has the floating gate and word line WL by which laminating formation was carried out.

[0027] It is shown in drawing 8, and the threshold of this memory cell is made and read. As shown in drawing 8 (a), an electrical potential difference is impressed to each

part, and a bit line BL is made into floating. If the bit line BL is beforehand reset to 0V, a bit line BL will be charged through a memory cell by the common source line Vs. The potential of this charged bit line BL is decided by the threshold of the selected memory cell M.

[0028] In this example, a word line WL is set to 6V, and the common source line Vs is set to 6V. The voltage waveform of each part is shown in drawing 8 (b). Thereby, the threshold of 0-6V can be read. If the potential of a bit line BL is 0V and more than 6V and bit line potential of a threshold are 6V, a threshold is less than [0V]. The threshold of the memory cell in this case and the relation of bit line output voltage come to be shown in drawing 9. Although it will become like a continuous line if it calculates from a threshold in case back bias is 0V, actually, like drawing 3, a bit line electrical potential difference serves as back bias, and bit line output voltage becomes low like a dashed line.

[0029] After an electron is poured into the floating gate of a memory cell by elimination actuation, an electron is emitted from a floating gate by the write-in actuation according to write-in data. Drawing 10 reads with write-in time amount, and shows the relation of the bit line output voltage at the time. For example, when the electrical potential difference of the common source line at the time of read-out is 3V, if an electron is emitted from a floating gate and a threshold becomes less than [3V], bit line output voltage will not change. Even when the electrical potential difference of a common source line is 6V, it will read, if a threshold becomes less than [0V], and the bit line output voltage at the time will not change.

[0030] What is necessary is just to let the condition (threshold about 2 V-3V) that data "0" (elimination condition) and bit line output voltage are set to 3-4V in the condition (threshold about 4N- 5 V) that read as shown in drawing 11, and the bit line output voltage at the time is set to 1-2V be data "1", when you give two conditions (data "0", "1") to one memory cell.

[0031] When giving three conditions (data "0", "1", "2") to one memory cell, The condition (V or more [Threshold about 5.5]) that read as shown in drawing 12, and

the bit line output voltage at the time is set to 0-0.5V For example, data "0" (elimination condition), What is necessary is just to let the condition (threshold about 1.5 V-2.5V) that data "1" and bit line output voltage are set to 3.5-4.5V in the condition (threshold about 3.5 V-4.5V) that bit line output voltage is set to 1.5-2.5V be data "2."

[0032] Drawing 13 shows the configuration of 3 value storage type EEPROM in the 1st and 2nd examples in this invention. The bit line control circuit 2 for controlling the bit line at the time of read-out/writing and the word line actuation circuit 6 for controlling word line potential are formed to the memory cell array 1 ((a), (b)). The bit line control circuit 2 is chosen by the column decoder 3. The bit line control circuit 2 is read with the I / O data conversion circuit 4 through a data input output line (IO line), and exchanges data / write-in data. Since the I / O data conversion circuit 4 outputs outside the multiple-value information on the memory cell by which reading appearance was carried out, it is changed into binary information, and it changes into the multiple-value information on a memory cell the binary information on the write-in data input output buffer 5 which controls data I/O with the exterior.

[0033] Drawing 14 shows the memory cell array 1 of the NAND cel mold EEPROM in the 1st example, and the concrete configuration of the bit line control circuit 2. The end of a NAND mold cel is connected to a bit line BL, and the other end is connected with the common source line Vs. The memory cell M which a selector gate 1 and SG 2 and the control gates 1-CG 8 are shared by two or more NAND mold cels, and shares the one control gate constitutes a page. A memory cell memorizes data with the threshold Vt, and as shown in said drawing 6, it memorizes "0", "1", and "2" data. Three conditions are given by one memory cell, and nine kinds of combination is made in two memory cells. Among this, the data for a triplet are memorized by two memory cells using eight kinds of combination.

[0034] In this example, the data for a triplet are memorized in the group of the memory cell of two ****** which share the control gate. Moreover, the memory cell array 1 ((a), (b)) is formed on p well of dedication, respectively.

[0035] A flip-flop 1 and FFs 2 is constituted from the n channel MOS transistors (n-ch Tr.) 8-Qn 10, p channel MOS transistors (p-ch Tr.) 3-Qn 5, n-ch Tr.Qn 11-13, and p-ch Tr.Qn 6-8, respectively, and writing / read-out data is latched. Moreover, it operates also as a sense amplifier. A flip-flop FF 1 writes in "whether do you carry out "0" writing, or carry out "1" or "2" writing", and latches as data information it, and a memory cell reads "whether do you hold the information on "0", or hold the information on "1" or "2"", and latches it as data information. [it] A flip-flop FF 2 writes in "whether do you carry out "1" writing, or carry out "2" writing", and latches as data information it, and a memory cell reads "whether do you hold the information on "2", or hold the information on "0" or "1"", and latches it as data information. [it]

[0036] n-ch Tr.Qn1 will transmit an electrical potential difference Va to a bit line BLa, if precharge signal phipa serves as "H". n-ch Tr.Qn20 will transmit an electrical potential difference Vb to a bit line BLb, if precharge signal phipb serves as "H". n-ch Tr.Qn 4-7 and p-ch Tr.Qp 1-2 transmit electrical potential differences VBHa, VBMa, and VBLa to a bit line BLa selectively according to the data latched to flip-flops FF1 and FF2. n-ch Tr.Qn 14-17 and p-ch Tr.9-10 transmit electrical potential differences VBHb, VBMb, and VBLb to a bit line BLb selectively according to the data latched to flip-flops FF1 and FF2. n-ch Tr.Qn2 connects a bit line BLa with a flip-flop FF 1 because a signal phia1 serves as "H". n-ch Tr.Qn3 connects a bit line BLa with a flip-flop FF 2 because a signal phib1 serves as "H". n-ch Tr.Qn19 connects a bit line BLb with a flip-flop FF 1 because a signal phib1 serves as "H". n-ch Tr.Qn18 connects a bit line BLb with a flip-flop FF 2 because a signal phib1 serves as "H". n-ch Tr.Qn18 connects a bit line BLb with a flip-flop FF 2 because a signal phib2 serves as "H".

[0037] Next, actuation of EEPROM constituted in this way is explained according to drawing 15 -17. In drawing 15 , the timing of read-out actuation and drawing 16 show the timing of write-in actuation, and drawing 17 shows the timing of verification read-out actuation. All have shown the case where control gate CG2a is chosen to the example.

[0038] Read-out actuation is performed by two basic cycles. First, an electrical potential difference Vb is set to 3V, and a dummy bit line and the becoming bit line BLb are

precharged for cycle [1st] read-out. Moreover, precharge signal phipa is set to "L", the subdevice-bit line BLa is made into floating, and the common source line Vsa is set to 6V. Then, selector gates 1a and SG 2a and the control gates 1a, 3a-CG 8a are set to 6V. Control gate CG2a chosen simultaneously is set to 2V. Only when data "0" are written in the selected memory cell, the electrical potential difference of a bit line BLa becomes more than 3V.

[0039] Then, the flip-flop activation signal phin1 and phip1 become "L" and "H", respectively, and a flip-flop FF 1 is reset. A signal phia1 and phib1 become "H", a flip-flop FF 1 and bit lines BLa and BLb are connected, a signal phin1 and phip1 are set to "H" and "L", respectively, bit line potential is sensed, and the information on "whether it is "0" data, "1", or "2" data" is latched to a flip-flop FF 1.

[0040] that cycle [2nd] read-out is read, the 1st cycle and the electrical potential difference of the dummy bit line BLb do not come out 3V, and it is 1V, and Signal phi -- a1 and phi -- b1 and phi -- n1 and phi -- it is different that a signal phia2, phib2, phin2, and phip2 are outputted instead of p1. Therefore, in cycle [2nd] read-out, the information on "whether it is "2" data, "1", or "0" data" is latched to a flip-flop FF 2.

[0041] Reading appearance of the data written in the memory cell is carried out by two read-out cycles explained above. The data of a memory cell are eliminated in advance of data writing, and the threshold Vt of a memory cell has become less than [-1.5V]. Elimination sets p well, the common source line Vsa, and selector gates 1a and SG 2a to 20V, and the control gates 1a-CG 8a are performed as 0V.

[0042] In write-in actuation, precharge signal phipa is first set to "L", and a bit line BLa is made into floating. Vcc and the control gates 1a-CG 8a are set to Vcc for selector-gate SG1a. Selector-gate SG2a writes in and is working 0V. Simultaneously, Signal VRFYa serves as "H" and PBa is served as to "L." Since in "0" writing data are latched so that a node N1 may be set to "L" to a flip-flop FF 1, a bit line BLa is charged by Vcc with an electrical potential difference VBHa. In "1" or "2" writing, a bit line BLa is 0V.

[0043] Then, selector-gate SG1a and the control gates 1a-CG 8a serve as [8V and an electrical potential difference VBMa] 10V and an electrical potential difference VBMa,

and Vrw is served as to 1V. In "1" writing, since data are latched so that a node N3 may be set to "L" to a flip-flop FF 2, 1V are impressed to a bit line BLa with an electrical potential difference VBMa. In "2" writing, in 0V and "0" writing, a bit line BLa is set to 8V. Then, selected control gate CG2a is set to 20V.

[0044] As for the case of "1" or "2" writing, an electron is poured into the charge accumulation layer of a memory cell according to the potential difference of a bit line BLa and control gate CG2a, and the threshold of a memory cell rises. In order to have to lessen the amount of charges which should be poured into the charge accumulation layer of a memory cell as compared with "2" writing, in "1" writing, a bit line BLa is set to 1V, and it is easing the potential difference with control gate CG2a to 19V. At the time of "0" writing, the threshold of a memory cell does not change effectually by bit line electrical-potential-difference 8V.

[0045] At the time of termination of write-in actuation, selector-gate SG1a and the control gates 1a-CG 8a are first set to 0V, and electrical-potential-difference 8V of the bit line BLa at the time of "0" writing are overdue, and are reset by 0V. It is because the data in which the condition of "2" write-in actuation was made temporarily, and it made a mistake at the time of "0" writing will be written if this sequence is reversed.

[0046] In order to check the write-in condition of a memory cell and to perform additional writing only to the memory cell of write-in lack after write-in actuation, verification read-out is performed. Verification read-out resembles cycle [1st] read-out. It is different that reversing the data of a flip-flop FF 1 first, an electrical potential difference's Vb serving as Vcc, and Signals VRFYa and VRFYb are outputted, and electrical potential differences VBLb and VBMb are then set to 2.5V and 0.5V, respectively. The electrical potential difference of the dummy bit line BLb is determined by the data of an electrical potential difference Vb, VBLb, VBMb, and a flip-flop 1 and FFs 2. after, as for Signals VRFYa and VRFYb, selector gates 1a and SG 2a and the control gates 1a-CG 8a were reset by 0V — a signal phin1 and phip1 — respectively — "L" and "H" — it is outputted in front. In other words, after determining the potential of a bit line BLa by the threshold of a memory cell, before a flip-flop FF 1 is reset, it is.

[0047] Reversal actuation is explained for the data of a flip-flop FF 1. First, an electrical potential difference Vb is set to 2.5V, and a dummy bit line and the becoming bit line BLb are precharged. Moreover, precharge signal phipa and phipb are set to "L", and bit lines BLa and BLb are made into floating. Then, Signal PBa is set to "L", and only when a node N1 is "L", a bit line BLa is charged more than 2.5V. Then, the flip-flop activation signal phin1 and phip1 become "L" and "H", respectively, and a flip-flop FF 1 is reset. A signal phia1 and phib1 become "H", a flip-flop FF 1 and bit lines BLa and BLb are connected, a signal phin1 and phip1 are set to "H" and "L", respectively, and bit line potential is sensed. The data of a flip-flop FF 1 are reversed by this actuation. [0048] Next, the electrical potential difference of the bit line BL after the data reversal actuation decided by the threshold of the data (data1) latched to the flip-flop FF 1, the data (data2) latched to the flip-flop FF 2, and the selected memory cell is explained. data1 controls "whether it is writing, "1", or "0" "2" writing", and, in "0" writing, in H", "1", or ""2" writing, a node N1 is [a node N1] "L" after data reversal actuation after data reversal actuation. data2 controls "whether they are writing and "1" "2" writing", and, in "1" writing, in "L" and "2" writing, a node N3 is [a node N3] "H".

[0049] In the verification read-out actuation after "0" data writing, it is not based on the condition of a memory cell, but a bit line BL becomes "L" with the electrical potential differences VBLa and VBMa of 0V because Signal VRFYa serves as "H". Therefore, a bit line BLa is sensed and the re-write-in data latched are "0" so that a node N1 may be set to "L" with a flip-flop FF 1.

[0050] In the verification read-out actuation after "1" data writing, Signal VRFYb serves as "H" and the dummy bit line BLb is set to 2.5V. Therefore, when the memory cell has not reached a "1" write-in condition, a bit line BLa is more than 2.5V, a bit line BLa is sensed and the re-write-in data latched are "1" so that a node N1 may become "H" with a flip-flop FF 1. When the memory cell has reached the "1" write-in condition, a bit line BLa is less than [2.5V], a bit line BLa is sensed and the re-write-in data latched are "0" so that a node N1 may be set to "L" with a flip-flop FF 1.

[0051] In the verification read-out actuation after "2" data writing, Signal VRFYb serves

as "H" and the dummy bit line BLb is set to 0.5V. Therefore, when the memory cell has not reached a "2" write-in condition, a bit line BLa is more than 0.5V, a bit line BLa is sensed and the re-write-in data latched are "2" so that a node N1 may become "H" with a flip-flop FF 1. When the memory cell has reached the "2" write-in condition, a bit line BLa is less than [0.5V], a bit line BLa is sensed and the re-write-in data latched are "0" so that a node N1 may be set to "L" with a flip-flop FF 1. By this verification read-out actuation, from the write-in condition of write-in data and a memory cell, re-write-in data are set up, as shown in the following (table 1).

[0052]

[A table 1]

this (table 1) — from — it should be in a "1" write-in condition as [understand] — nevertheless — the memory cell of "1" write-in lack — again — "1" — writing is performed and it should be in a "2" write-in condition — nevertheless — "2" — "2" writing is again performed only to the memory cell of write-in lack.

[0053] Data writing is performed by repeating write-in actuation and verification read-out actuation, and performing them. The potential of each part of a memory cell array at the time of elimination, writing, read-out, and verification read-out is shown in the following (table 2).

[0054]

[A table 2]

	萧去	音音込み	載み	出し	ベリファイ
		יד יו ער	B1+c93	B21114	装み出し
BL	2 0 V	8 1 1 0 A	"O"EMELRON H"	2 BM L004	間1 7多層
8G1 a	20 V	107	8 Y	5 Y	87
C.G.1 .	0 4	10V	6 V	6 V	67
CG2 .	0 V	20 V	2 V	2 ¥	2 V
CG3.	0 V	10A	6 V	6 V	6 V
CG4.	0 V	10V	6 Y	6 V	6 V
CG5.	0 V	10V	6 V	6 V	8 V -
CG6 .	0 V	167	8 V	6 V	6 V
CG7.	0 V	10V	6 V	6 V	6 V
CG8	0 V	18V	6 V	6 V	8 V
SG2 .	2 0 V	0 V	6 V	8 V	6 Y
V	2 0 V	ov	6 Y	6 V	6 7
ロウェル	20V	0.4	0 v	ov.	0 ¥

[0055] Drawing 18 shows the memory cell array 1 of the NOR cel mold EEPROM in the 2nd example, and the concrete configuration of the bit line control circuit 2. The end of a NOR mold cel is connected to a bit line BL, and the other end is connected with the common source line Vs. The memory cell M which a word line WL is shared by two or more NOR mold cels, and shares one word line constitutes a page. A memory cell memorizes data with the threshold Vt, and memorizes "0", "1", and "2" data like drawing 12. Three conditions are given by one memory cell, and nine kinds of combination is made in two memory cells. Among this, the data for a triplet are memorized by two memory cells using eight kinds of combination. In this example, the data for a triplet are memorized in the group of the memory cell of two ****** which share a word line. Moreover, the memory cell array 1 ((a), (b)) is formed on p substrate.

[0056] A flip-flop 3 and FFs 4 is constituted from n-ch Tr.Qn 26-28, p-ch Tr.Qn 15-17 and n-ch Tr.Qn 29-31, and p-ch Tr.Qn 18-20, respectively, and writing / read-out data is latched. Moreover, it operates also as a sense amplifier. A flip-flop FF 3 writes in "whether do you carry out "0" writing, or carry out "1" or "2" writing", and latches as data information it, and a memory cell reads "whether do you hold the information on "0", or hold the information on "1" or "2"", and latches it as data information. [it] A flip-flop FF 4 writes in "whether do you carry out "1" writing, or carry out "2" writing",

and latches as data information it, and a memory cell reads "whether do you hold the information on "2", or hold the information on "0" or "1"", and latches it as data information. [it]

[0057] n-ch Tr.Qn21 will transmit an electrical potential difference Va to a bit line BLa, if precharge signal phipa serves as "H". n-ch Tr.Qn36 will transmit an electrical potential difference Vb to a bit line BLb, if precharge signal phipb serves as "H". n-ch Tr.Qn 24 and 25 and p-ch Tr.11-14 transmit selectively electrical potential differences VBHa and VBMa and 0V to a bit line BLa according to the data latched to flip-flops FF3 and FF4. n-ch Tr.Qn 32 and 33 and p-ch Tr.21-24 transmit selectively electrical potential differences VBHb and VBMb and 0V to a bit line BLb according to the data latched to flip-flops FF3 and FF4. n-ch Tr.Qn22 connects a bit line BLa with a flip-flop FF 3 because a signal phia1 serves as "H". n-ch Tr.Qn23 connects a bit line BLb with a flip-flop FF 4 because a signal phia2 serves as "H". n-ch Tr.Qn35 connects a bit line BLb with a flip-flop FF 3 because a signal phib1 serves as "H". n-ch Tr.Qn34 connects a bit line BLb with a flip-flop FF 4 because a signal phib1 serves as "H". n-ch Tr.Qn34 connects a bit line BLb with a flip-flop FF 4 because a signal phib1 serves as "H".

[0058] Next, actuation of EEPROM constituted in this way is explained according to drawing 19 -21. In drawing 19 , the timing of read-out actuation and drawing 20 show the timing of write-in actuation, and drawing 21 shows the timing of verification read-out actuation. All have shown the case where a word line WLa is chosen to the example.

[0059] Read-out actuation is performed by two basic cycles. First, an electrical potential difference Vb is set to 1V, and a dummy bit line and the becoming bit line BLb are precharged for cycle [1st] read-out. Moreover, precharge signal phipa is set to "L", the subdevice-bit line BLa is made into floating, and the common source line Vsa is set to 6V. Then, a word line WLa is set to 6V. Only when data "0" are written in the selected memory cell, the electrical potential difference of a bit line BLa becomes less than [0.5V].

[0060] Then, the flip-flop activation signal phin1 and phip1 become "L" and "H", respectively, and a flip-flop FF 3 is reset. A signal phia1 and phib1 become "H", a

flip-flop FF 3 and bit lines BLa and BLb are connected, a signal phin1 and phip1 are set to "H" and "L", respectively, bit line potential is sensed, and the information on "whether it is "0" data, "1", or "2" data" is latched to a flip-flop FF 3.

[0061] that cycle [2nd] read-out is read, the 1st cycle and the electrical potential difference of the dummy bit line BLb do not come out 1V, and it is 3V, and Signal phi – a1 and phi – b1 and phi – n1 and phi – it is different that a signal phia2, phib2, phin2, and phip2 are outputted instead of p1. Therefore, in cycle [2nd] read-out, the information on "whether it is "2" data, "1", or "0" data" is latched to a flip-flop FF 4.

[0062] Reading appearance of the data written in the memory cell is carried out by two read-out cycles explained above. The data of a memory cell are eliminated in advance of data writing, and the threshold Vt of a memory cell has become more than 5.5V. A word line WLa is set to 20V, and a bit line BLa is performed as 0V.

[0063] In write-in actuation, precharge signal phipa is first set to "L", and a bit line BLa is made into floating. Then, Signal VRFYBa is served as to "L" and Pa serves as "H". Since in "0" writing data are latched so that a node N5 may become "H" to a flip-flop FF 3, a bit line BLa is set to 0V. In "1" or "2" writing, a bit line BLa is set to Vcc by electrical potential differences VBHa and VBMa.

[0064] Then, 8V and an electrical potential difference VBMa are set to 7V by electrical potential differences VBHa and Vrw. In "1" writing, since data are latched so that a node N7 may become "H" to a flip-flop FF 4, 7V are impressed to a bit line BLa with an electrical potential difference VBMa. In "2" writing, in 8V and "0" writing, a bit line BLa is set to 0V. Then, the selected word line WLa is set to -12V.

[0065] In "1" or "2" writing, an electron is emitted by the potential difference of a bit line BLa and a word line WLa from the charge accumulation layer of a memory cell, and the threshold of a memory cell falls. In order to have to lessen the amount of charges which should be emitted from the charge accumulation layer of a memory cell as compared with "2" writing, in "1" writing, a bit line BLa is set to 7V, and it is easing the potential difference with a word line WLa to 19V. At the time of "0" writing, the threshold of a memory cell does not change effectually by bit line

electrical-potential-difference 0V.

[0066] In order to check the write-in condition of a memory cell and to perform additional writing only to the memory cell of write-in lack after write-in actuation, verification read-out is performed. Verification read-out resembles cycle [1st] read-out. It is different that reversing the data of a flip-flop FF 3 first, an electrical potential difference's Vb being 0V, and Signals VRFYBa and VRFYBb are outputted, and electrical potential differences VBHb and VBMb are then set to 1.5V and 3.5V, respectively. The electrical potential difference of the dummy bit line BLb is determined by the data of an electrical potential difference Vb, VBHb, VBMb, and a flip-flop 3 and FFs 4. after, as for Signals VRFYBa and VRFYBb, the word line WLa was reset by 0V — a signal phin1 and phip1 — respectively — "L" and "H" — it is outputted in front. In other words, after determining the potential of a bit line BLa by the threshold of a memory cell, before a flip-flop FF 3 is reset, it is.

[0067] First, reversal actuation is explained for the data of a flip-flop FF 1. Electrical potential differences Va and Vb are first set to Vcc and 2.5V, respectively, and bit lines BLa and BLb are precharged. Moreover, precharge signal phipa and phipb are set to "L", and bit lines BLa and BLb are made into floating. Then, Signal Pa serves as "H", and only when a node N3 is "H", a bit line BLa discharges less than [2.5V]. Then, the flip-flop activation signal phin1 and phip1 become "L" and "H", respectively, and a flip-flop FF 3 is reset. A signal phia1 and phib1 become "H", a flip-flop FF 3 and bit lines BLa and BLb are connected, a signal phin1 and phip1 are set to "H" and "L", respectively, and bit line potential is sensed. The data of a flip-flop FF 3 are reversed by this actuation.

[0068] Next, the electrical potential difference of the bit line BL after the data reversal actuation decided by the threshold of the data (data1) latched to the flip-flop FF 3, the data (data2) latched to the flip-flop FF 4, and the selected memory cell is explained. data1 "is writing, "1", or "0" "2" writing" — controlling — the case of "0" writing — a node N5 — after data reversal actuation — the case of "L", "1", or "2" writing — a node N5 — after data reversal actuation — "H" — it is. data2 controls "whether they are

writing and "1" "2" writing", and, in "1" writing, in H" and ""2" writing, a node N7 is [a node N7] "L."

[0069] In the verification read-out actuation after "0" data writing, it is not based on the condition of a memory cell, but a bit line BLa serves as "H" with electrical potential differences VBHa and VBMa by Signal VRFYBa being set to "L." Therefore, a bit line BLa is sensed and the re-write-in data latched are "0" so that a node N5 may become "H" with a flip-flop FF 3.

[0070] In the verification read-out actuation after "1" data writing, Signal VRFYBb is set to "L" and the dummy bit line BLb is set to 1.5V. Therefore, when the memory cell has not reached a "1" write-in condition, a bit line BLa is less than [1.5V], a bit line BLa is sensed and the re-write-in data latched are "1" so that a node N5 may be set to "L" with a flip-flop FF 3. When the memory cell has reached the "1" write-in condition, a bit line BLa is more than 1.5V, a bit line BLa is sensed and the re-write-in data latched are "0" so that a node N5 may become "H" with a flip-flop FF 3.

[0071] In the verification read-out actuation after "2" data writing, Signal VRFYBb is set to "L" and the dummy bit line BLb is set to 3.5V. Therefore, when the memory cell has not reached a "2" write-in condition, a bit line BLa is less than [3.5V], a bit line BLa is sensed and the re-write-in data latched are "2" so that a node N5 may be set to "L" with a flip-flop FF 3. When the memory cell has reached the "2" write-in condition, a bit line BLa is more than 3.5V, a bit line BLa is sensed and the re-write-in data latched are "0" so that a node N5 may become "H" with a flip-flop FF 3.

[0072] By this verification read-out actuation, re-write-in data are set up like the above (table 1) from the write-in condition of write-in data and a memory cell. it should be in a "1" write-in condition as [show / (a table 1)] -- nevertheless -- the memory cell of "1" write-in lack -- again -- "1" -- writing is performed and it should be in a "2" write-in condition -- nevertheless -- "2" -- "2" writing is again performed only to the memory cell of write-in lack.

[0073] Data writing is performed by repeating write-in actuation and verification read-out actuation, and performing them. The potential of each part of a memory cell array at

the time of elimination, writing, read-out, and verification read-out is shown in the following (table 3).

[0074]

[A table 3]

		消去	*	3 达	み	読み	出し	ベリファイ
i			-0-	-1-	-2-	<u> </u>	\$21176	読み出し
	BLa	ov	0 V	7 V	8 V	O EXELENT	2 538L503	図21参照
	WLa	20 V	-	12 V		6 V	6 V	6 V
	Vsa	0 V		0 V		6 V	6 V	6 Y

[0075] Drawing 22 is a circuit which controls the data I/O between the I / O data conversion circuits 4 looked at by the flip-flop 3 and FFs 4 looked at by the flip-flop 1 and FFs 2 looked at by drawing 14 or drawing 18 and drawing 13. If the column decoder 3 is constituted from an inverter I1 and NAND circuit G1 and the column activation signal CENB serves as "H", the decoder output chosen by the address signal will serve as "H", and Nodes A, B, C, and D will be connected with IOA1, IOB1, IOA2, and IOB2, respectively. Nodes A, B, C, and D are nodes 6, 5, 8, and N 7 in a node 1, 2, 3, and N 4 and drawing 18 at drawing 14, respectively. Read-out / write-in data when a bit line BLa is chosen, and the relation of IOA1, IOB1, IOA2, and IOB2 are as in the following (table 4).

[0076]

[A table 4]

書き込みデータ	I OA 1	I O B 1	IOA2	IOB2
0	L	Н	<u> </u>	-
1	H	L	L	Н
2	Н	L	Н	L

(a)

読み込みデータ	I O A 1	I O B 1	IOA2	IOB2
0	Н	L	H	L
1	L	Н	H	L
2	L	Н	L	H

(b)

[0077]

[Effect of the Invention] Controlling buildup of circuit area according to this invention, as explained above Three write-in conditions are set [in addition] as one memory cell. And and write-in time amount until it changes into each write-in condition of each memory cell By performing write-in verification control, it can optimize independently and EEPROM which made it possible to store threshold distribution of the memory cell written in eventually in the range small at a high speed can be obtained. Moreover, also when setting two or four write-in conditions or more as one memory cell, it is possible if the main point of this invention is followed.

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

2 4200th in the annual contract of the three sections are the contract of the
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.